【DACレポート】インターデザイン、高速協調検証環境「FastVeri」と合わせてシステム合成ツール「SER」を展示

数少ない日本の出展企業の一つ、インターデザイン・テクノロジー株式会社は、ここのところ知名度を上げつつある高速協調検証環境「FastVeri」を展示していた。

「FastVeri」は、ターゲットCPU上でソフトウェアを実行した際の時間情報をC記述に追加し、SystemCモデルに自動変換する事でハードとソフトの高速な協調検証を実現するシステムシミュレータ。

ブースでは、ARM社の開発環境「RealView」に対応した最新の「FastVeri」を展示。6月のESECでも展示していた米サミット・デザイン社のSystemCデバッガ「Vista」との連携デモも行っていた。

また、UCアーバインとの共同開発によるシステム合成ツール「SER」も参考展示し、初となる同製品のデモを披露。「SER」を用いることで、システム仕様からトランザクションモデルやピン精度の通信モデルを合成する事ができるとしている。

話によると、既に国内には十数社の「FastVeri」ユーザが存在しており、今期導入予定の企業も何社かあるという事。既に今回のDAC出展を通じてシリコンバレー大手企業3社から引き合いがきており、うち1社は独自プロセッサの開発用途にて「FastVeri」の採用を具体的に検討しているという。

※インターデザイン・テクノロジー株式会社　http://www.interdesigntech.co.jp