米MataiTech社、ハードとソフトのコーディングを加速させる低価格なESLツールをリリース

2006年8月9日、ファブレスASICベンダの米MataiTech社は、ハードウェアとソフトウェアのコーディングを加速させ、設計の早期段階でバグを取り除くことができるESLツール「NAUET」を発表した。

プレスリリース：http://www.mataitech.com/nauet_initial_pr.pdf（英文）

MataiTech社は、2004年に設立されたファブレスの半導体ベンチャーで、本拠地はカリフォルニア州オレンジ郡。マルチメディアやネットワーキング向けのASIC製品を開発する一方、各種FPGAや組み込みシステムのデザインサービスも行っており、内製ツールから派生したEDAツールの開発・販売も手掛けている。

今回発表されたESLツール「NAUET」は、IPブロック間を接続するためのコードや検証用のCおよびHDLコード、ハードおよびソフトの設計仕様などを自動的に生成するもので、これにより設計の早期段階からアプリケーションのデザインを加速すると同時に、生成した資産を他の設計に再利用することで、より設計生産性を高める事ができる。

「NAUET」の入力となるのは、「SPIRITコンソーシアム」が策定する「IP-XACT」フォーマットのXMLファイルで、モジュール、レジスタ、メモリなどあらかじめ定義されたデザインの情報から、VerilogおよびVHDLのレジスタ・ヘッダ、デザイン仕様、hardware abstraction layer (HAL)と呼ばれるC/C++のハード構成仕様、レジスタ及びメモリのテストデータ、アンタイムドのSystemCレジスタモデルなどを自動生成する。これらの出力は、専用のコンポーネント・エディタを用いて生成することもできる。

また、2006年末にリリースを予定している次期バージョンでは、合成可能なHDLのバスやMUXモデル、タイムド（タイミング情報を含んだ）なSystemCモデルの生成もサポートされるほか、RTOSの自動生成にも対応する予定で、VerilogからC++、VHDLからVerilogへの変換ユーティリティも追加される予定だという。

現在リリースされている「NAUET」は、1ライセンス949米ドルという低価格で提供されており、次期機能追加バージョンは6000米ドルにて販売される予定。現在のところ日本国内向けの供給ルートは存在していない。

※MataiTech社　http://www.mataitech.com