ザイリンクス、FPGA設計の解析ツール「PlanAhead」をバージョンアップ>>最新の65nmFPGA「Virtex-5」をサポート

2006年8月31日、ザイリンクスは、同社のデザイン解析ツール「PlanAhead」のバージョンアップを発表。最新の65nmFPGA「Virtex-5」をサポートする新バージョン 8.2 をリリースした。

プレスリリース：
http://www.xilinx.co.jp/japan/j_prs_rls/2006/software/0684planahead82_j.htm

「PlanAhead」は、ザイリンクスの統合設計環境「ISE」のオプションツールで、高度なシグナル・インテグリティ解析と複数デザインプランの評価機能により論理合成と配置配線間のデザイン ステップを円滑化し、デザインの最適化を図ると同時に目標性能達成に向けたデザイン反復回数を最小化することができる。

「PlanAhead バージョン8.2」では、新たに65nmFPGA「Virtex-5 LXファミリ」がサポートされたほか、WASSO (Weighted Average Simultaneous Switching Output) 解析用の上限条件をチェックする機能の追加によって、よりシグナル・インテグリティ性を改善することが可能となった。

また今回のバージョンアップでは、その他に、物理的制約条件の管理方法の改善、デザイン探索やフロアプランニング環境のためのグラフィカル機能の改善など機能強化が図られているという。

尚、「PlanAhead 8.2」の米国内のライセンス価格は、トレーニング料込みで5995米ドル。マルチユーザ向けのパッケージも用意されている。

※「PlanAhead 8.2」に関する詳細は、ザイリンクス株式会社にお問い合わせ下さい。
http://www.xilinx.co.jp