東芝、65nm設計フローにケイデンスの寄生容量抽出ツール「QRC Extraction」を採用

2006年8月29日、ケイデンスは、株式会社東芝が同社の最先端の65ナノメーター設計フローに、寄生容量抽出ツール「Cadence QRC Extraction」を採用したことを発表した。

プレスリリース：http://www.cadence.co.jp/news/h18-08-29.html

「Cadence QRC Extraction」は、次世代のプロセス・ノード向けに、センシティビティ・ベース（sensitivity-base）およびCMPモデル・ベースの抽出を含むシリコン精度の高い寄生容量抽出を実現。ネットワーク上の多数のCPUや、コンピュータ・ファーム間において、リニアに近いパフォーマンスのスケーラビリティを提供し、処理期間を大幅に短縮することができる。

また「Cadence QRC Extraction」 は、信頼性の高いマルチ・コーナー・サポートのほか、ケイデンスの統合インプリメンテーション環境「Encounter digital IC platform」上にネイティブにインテグレーションされたインクリメンタルなサインオフ抽出にも対応しており、ケイデンスの製品セグメント化戦略にのっとり、設計レベルに応じてL、XL、およびGXLにセグメント化された製品となっている。

東芝は、自社の65nm設計フローに対する寄生容量抽出の要求精度を満たす製品として、評価の結果「Cadence QRC Extraction」を採用。「Cadence QRC Extraction」には、さらにその先の45nm設計への対応にも期待しているという。

※「Cadence QRC Extraction」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
http://www.cadence.co.jp

※株式会社東芝
http://www.toshiba.co.jp