米Aldec社、論理シミュレータ「Active-HDL」をバージョンアップ>>SystemCのコンパイル速度は最大5倍に

2006年12月11日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける、米Aldec社は、マルチ言語対応のシミュレータ「Active-HDL」のバージョンアップを発表した。

プレスリリース：http://www.aldec.com/news/news_12_11_2006.htm（英文）

「Active-HDL」は、Verilog/VHDLの他に、SystemC、SystemVerilogといった最新の最新の設計言語をサポートするWindowsベースの論理シミュレータで、大手のデファクト・シミュレータと遜色の無い性能を持ちながら低コストで導入可能な製品として、北米に限らず日本をはじめとしたアジア、ヨーロッパ地域でも幅広く利用されている。

今回リリースされた新バージョン「Active-HDL 7.2」は、従来バージョンに対する大幅なパフォーマンスアップが図られており、例えばコンパイル速度はSystemCで最大5倍、Verilogは2倍、VHDLの場合2.5倍のパフォーマンスを実現。Verilogシミュレーションは2?2.5倍の速さで実行可能となり、新たにビヘイビア構文もサポートされた。

また、GUIが一新され、VPIアプリケーションの作成を手助けする新機能「VPIウィザード」が追加されたほか、カバレッジ機能も強化。高速波形表示の機能も拡張されたという。
※VPI：Verilog Procedural Inteface

尚、「Active-HDL 7.2」は既に製品出荷中で、日本国内では株式会社ソリトンシステムズが代理店として製品を供給している。

※「Active-HDL 7.2」に関する詳細は、株式会社ソリトンシステムズにお問い合わせ下さい。
http://www.soliton.co.jp

※Aldec社
http://www.aldec.jp