STマイクロ、40/32nmフロー向けにケイデンスの新型インプリメント環境を採用

2009年1月21日、ケイデンスは、STマイクロエレクトロニクスが同社の新型デジタルインプリメント環境「Encounter(R) Digital Implementation System」を採用した事を発表した。

プレスリリース文

発表によるとSTマイクロは、世界中の設計拠点で高性能SoC設計向けに「Encounter(R) Digital Implementation System」を65および40ナノメーター設計フローで採用。さらに、STマイクロとケイデンスは、低消費電力、ミックスシグナル、および先進的なsystem-in-package (SiP)設計機能をターゲットとしたSTマイクロの最先端のセル・ライブラリをベースとした次世代の32ナノメーター設計プラットフォームについても協業中。STマイクロでは、Encounter製品の使用を大幅に増やし、55、40、32nmフローでも「Encounter(R) Digital Implementation System」を採用しているという。

「Encounter(R) Digital Implementation System」は、昨年12月に発表された新型のデジタルインプリメント環境で、旧来の「SoC Encounter」の改良版。ツール内部のデータ構造やメモリアーキテクチャに手が加えられたほか、RTLからGDS-IIまでの設計工程全般で処理のパラレル化を実現しており、より大規模なデザインを高い予測性の下でより早く設計できる。

※日本ケイデンス・デザイン・システムズ社

※STマイクロエレクトロニクス