AchronixがSoC組込型FPGAのシリコン検証を完了、TSMC 16nm FinFET+プロセスで
2018年1月17日、FPGAベンダAchronix Semiconductorは、同社のSoC組込型FPGA「Speedcore IP」を実装したテストチップの検証完了を発表した。
発表によると「Speedcore IP」を実装したテストチップはTSMC 16nm FinFET+プロセスで製造したもので、同チップを搭載したボードを用いてAchronixの先行顧客が500MHz動作のアプリケーションで検証したという。
Achronixは元々1.5Ghz動作の高速FPGAで市場に参入したFPGAベンダで、Intelの22nm FinFETプロセスを用いた通信向けの高速FPGA「Speedster22i」が注目を集めていた。
同社がSoC組込型のFPGA「Speedcore IP」をリリースしたのは2016年10月とそう古くはないが、AI/ML, HPC, データセンターなどのアクセラレーション・ニーズに乗り上手くビジネスを拡大。2017年の売上は前年比700％の1億ドルに到達した。
「Speedcore IP」はハードウェア・アクセラレータとして1-200万個のLUTと組込みメモリ、DSPブロックをSoCに追加する事が可能。スタンドアロンのFPGAを使用するよりもダイエリアの小型化、高性能化、低消費電力化が可能で、システム全体のコスト削減を実現できるという。
「Speedster22i」と「Speedcore IP」は共通の専用開発ツール「ACE」で設計を行うが、同ツールの中ではSynopsysの「Synplify-Pro」が利用されている。
なお、Achronixは今年「Speedcore IP」を用いたカスタムチップの新製品「SpeedChip」と「Speedster22i」の後継となる通信向けの新型FPGAをリリースする計画のようだ。
= EDA EXPRESS 菰田 浩 =
（2018.02.05
）