UMCとCadenceが28nm設計リファレンス・フローで協業

2015年1月21日、CadenceはUMCとの協業成果について発表した。

今回発表されたのは、UMC 28nmプロセスの設計リファレンス・フローの実現に関する協業で、UMCはCadenceのEDAツールをベースに既存のソリューションよりも短TATで高性能なチップを実現する設計フローを構築した。

同フローを用いて製造した28nm ARM® Cortex®-A7 MPCoreベースSoCは、1.7GHzの目標性能を達成し、これまで使用していたソリューションよりもダイナミック・パワーを20%削減、テープアウトまでの時間は33%削減出来た。

UMCは既にARM® Cortex®-A7 MPCoreベースSoC向けのリファレンス・デザインを顧客に提供している。

今回の28nmリファレンス・フローでUMCが採用したCadenceのEDAツールは以下の通り。

・Encounter Digital Implementation System

・Tempus Timing Signoff Solution

・Voltus IC Power Integrity Solution

・Quantus QRC Extraction Solution

・Physical Verification System

・Litho Physical Analyzer

・CMP Predictor

= EDA EXPRESS 菰田　浩 =
（2015.01.22 ）