Global Unichipが16nm FinFET Plus向けに最初に使ったのはCadenceのインプリツール
2014年10月21日、CadenceはGlobal Unichipによる成功事例を発表した。
Cadenceの発表によるとTSMCの設計子会社であるGlobal Unichipは、同社初となるTSMC 16nm FinFET Plusプロセスを用いた製品デザインをCadenceのインプリメント・ツール（Encounter Digital Implementation System）でテープアウトした。
Global Unichipが設計したのは計算用途向けのASICで、以前のデザインと比較してシステム性能を2倍、周波数を18%向上させ、消費電力は28%削減できたとしている。以前のデザインの詳細は不明だが今回のデザインは1億8000万ゲートで、Global UnichipはCadenceの協力を得て設計からテープアウトまで3ヶ月で完了できたという。
ちなみにGlobal Unichipは、TSMC 20nmプロセスの最初のテスト・デザインにおいてもCadenceの「Encounter Digital Implementation System」を使用していた。（※関連ニュース）
= EDA EXPRESS 菰田 浩 =
（2014.10.27
）