SystemC 2009

トップ > セミナー内容

SystemC Japan 2009 セミナー内容

時間 タイトル
12:00-12:30

受付

12:30-13:00

開会のご挨拶   「SystemC Community Update」

Patrick Sheridan
Executive Director and Board Member
Open SystemC Initiative

13:00-13:40

基調講演
「TCTモデルによるマルチコアSoC統合最適化設計プラットフォーム」

国立大学法人 東京工業大学 
大学院理工学研究科 集積システム専攻 
一色 剛 准教授

SystemCをベースとしたESLツールや動作合成ツールからなるシステムレベル設計メソドロジー構築への取り組みが現在盛んに行われているが、SoCの構成要素(SW,HW,プロセッサ,システムアーキテクチャ)すべてを網羅した「システムレベル最適化メソドロジー」の構築が、今後の競争力・付加価値の高いSoC開発のための重要なステップになると考える。

本講演では、東工大で開発されているTightly-Coupled Thread (TCT)モデルをベースとしたマルチコアSoC統合最適化設計プラットフォームを紹介する。TCTモデルは、逐次Cプログラム上の簡易なスレッド記述方式から高並列な機能パイプラインシステムを実現する機能分割型並列コンパイラ技術によるマルチコアSW開発環境である。その実行モデルとしてESLツール環境で構築したマルチコアSoCプラットフォーム(高速メッセージ通信プロトコル,プロセッサ,インターコネクトモデル)と、効率的なアーキテクチャ探索のための高精度・超高速システムシミュレーション環境がTCTフレームワークに統合化されている。現在は、動作合成ツールと連携したSW/HW分割設計、ヘテロマルチコアモデルへの拡張、マルチタスク・マルチアプリへの拡張などに取り組んでいる。

13:40-14:20

SystemCユーザー事例講演
「富士通マイクロエレクトロニクスにおける上流設計手法の適用事例」

富士通マイクロエレクトロニクス株式会社
共通技術本部 設計共通技術統括部
第一設計部 プロジェクト課長  中村和正

富士通マイクロエレクトロニクス(FML)は,LSI開発にESLや高位合成を活用している.本発表はFMLの上流設計手法の適用事例を紹介することで特徴や利点また改善点などを説明する.最後にFMLの上流設計手法への取り組みを解説する。

14:20-14:50

主催ベンダ講演
「SystemC TLM2.0モデルの効率的な設計手法」

メンター・グラフィックス・ジャパン株式会社
テクニカル・セールス本部 シニアアプリケーションエンジニア  牧野 真

SystemC TLM2.0が標準化され、プロセッサ、メモリ、バス、周辺等を組合わせ、ESLでの設計や解析が現実化してきました。TLM2.0では高い抽象度でモデリングを行うことで、システムの機能を設計の初期段階で検証したり、タイミングを加えて性能解析やHW/SW協調設計などを実用的なパフォーマンスで行うことが可能です。またブロック間のインターオペラビリティにも配慮されているため、IPを供給するベンダが異なっても相互運用できます。しかしTLM2.0モデルの設計はSystemC,TLM,C++,HW設計などの広範な知識が要求され、さらに様々な抽象度に対応できる一貫性の高いモデルを設計することは困難です。

メンター・グラフィックスの提案するTLM2.0モデルの設計手法では、SystemC TLM2.0仕様のコミュニケーション層を供給することで、その設計を単純化します。また、機能とタイミングを明確に分離することで様々な抽象度に対応できるモデルを1つのTLMモデルで流用することが可能です。さらに柔軟なタイミングモデル設計にも対応し、TLM2.0の長所を生かしたモデルを効率的に設計することができます。これらの設計手法をご紹介します。

14:50-15:10 休憩
15:10-15:40

主催ベンダ講演
「Cynthesizerによる設計事例と新機能」

フォルテ・デザイン・システムズ株式会社
シニア・アプリケーション・エンジニア   桜井 至

動作合成を用いた設計事例が急速に増えてきています。現在、演算系デザインに動作合成を適用することは、ごく当たり前のことになっています。多くの演算系デザインで、設計期間の短縮、再利用性の向上などのメリットが得られています。しかし、動作合成ツールによっては、制御系デザインやインターフェイス設計への適用は困難であったり、多くの制限があったりするケースがあります。SystemCは、階層設計やクロック同期の記述が容易であるため、制御系デザインやインターフェイスなどの記述やそれらを含めた統合検証、動作合成の適用が可能です。さらに、既存のRTLデザインと統合した検証や設計もできます。

本講演では、まず、フォルテ社の動作合成ツールCynthesizerの特長や設計事例について紹介し、さらに、制御系デザインやインターフェイスへの適用例を紹介します。
また、5月にリリースされたv3.6.1に含まれるインターフェイス・ジェネレータや自動パーティショニングの機能も紹介します。
自動パーティショニングを用いることで、記述を自動的に並列化することができ、アルゴリズムを分割して、ハードウェア化する期間を大幅に短縮することが可能になりました。

15:40-16:20

SystemCユーザー事例講演
「画像処理システムのPlatform Architectへの展開」

東芝情報システム株式会社
第二LSIソリューション事業部   第九LSI設計センター 主任  小片 亮

OSCIベースで作成した弊社独自の検証プラットフォーム環境に画像処理システムを構築していました。この環境をベースに、CoWare Platform Architectへ短期間での移植を行い、TLM2.0バスの使用により、高速な動作も確認しました。これらの手法や動作結果について紹介いたします。

16:20-16:50

主催ベンダ講演
「マルチコアHW、SW向け先進SystemCソリューション」
−アーキテクチャ探求と、早期SW開発・最新デバッグ手法およびSW最適化を提供−

コーウェア株式会社
技術本部 スタッフ・アプリケーション・エンジニア  内田 憲法

コ−ウェアのプラットフォーム・アーキテクチャのソリューションとして、SoCの性能向上に重要な役割を果たすインタコネクトとグローバルなメモリ・サブシステムの最適化の手法にについて説明致します。また昨今ソフトウェアの肥大化に伴い、デバッグや早期開発および最適化は実際のチップやボードでは困難を伴うとされています。本セッションでは、仮想環境だから実現できる、マルチコア・シェアードメモリ向け最新デバッグ手法を解説致します。

16:50-17:30

SystemCユーザー事例講演
「仮想プラットフォームを用いた通信用SoC開発事例」
  ―VirtualとRealの融合を目指して―

株式会社リコー 
研究開発本部 基盤技術研究センター 第三研究室
研究主担 木村 貞弘

昨今のESL技術の進歩に伴い、リコーでは通信用SoC開発にてESLを導入し、仮想プラットフォームを使用したサンプル入手前における性能把握(ソフトウェア・ハードウェア協調検証)ならびに、ソフトウェアの先行開発を実施している。この開発において一番の課題は、既存ハードウェア資産(RTL)をどのように仮想プラットフォームに取り込むかである。本セッションでは、通信用SoCにおける既存ハードウェア資産の運用に関するリコーでの考え方と、MAC(Media Access Control)のTLM開発事例を紹介する。さらに、仮想ハードウェアを現実の環境に接続する新たな取り組み(Virtual+Real)についても紹介する。

17:50-19:20 レセプションパーティー 

 

SystemC Japan 2009 参加お申し込みの受付は終了しました。

セミナーお申し込み・ご登録はこちら

 

btmbar