NEWS
CadenceがTSMC N5向けのDDR5/LPDDR5とN6/N7向けのGDDR6 IPを発表
2020年10月7日、CadenceはTSMCの先端プロセス向けのDDR5/LPDDR5およびGDDR6 メモリIPを発表した。
DDR5/LPDDR5 メモリIPはTSMCの5nm 最先端プロセスのN5向けに、GDDR6 メモリIPはN6/N7プロセス向けに用意された。
いずれの製品もPHY, コントローラ, 検証IPで構成され、既にシリコン実績がある。GDDR6 メモリIPは今後N5プロセスにも対応する予定だ。
｜ページの先頭へ｜