NEWS

 
SIEMENS
s2c
 

CHIPS AllianceがオープンソースのRISC-Vベースコア「SweRV Core」をアップデート

2020年5月14日、オープンソースのチップ設計を目指すLinux FoundationのChips Allianceは、オープンソースのRISC-Vベースコア「SweRV Core EH2」および「SweRV Core EL2」の機能強化を発表した。

プレスリリース
 
「SweRV Core EH2」および「SweRV Core EL2」はWestern Digitalが開発したRISC-Vベースのコアで、オープンソースのコアとして開発環境などと共にChips Allianceに提供されている。

「SweRV Core EH2」は世界初のデュアルスレッド商用組込みRISC-Vコアとして、エッジAIやIoT向けの組み込みデバイスをおターゲットにしており、「SweRV Core EL2」は超小型、超低電力RISC-Vコアとして、ステートマシン・シーケンサーや波形ジェネレーターなどのアプリケーション向けに最適化されている。今回Chips Allianceコミュニティによってアップデートされた両コアは誰でも無料で利用できる。

Chips Allianceは、「SweRV Core EH2」および「SweRV Core EL2」の利用に関するウェビナーを2020年5月20日に開催する予定。

Chips Alliance

= EDA EXPRESS 菰田 浩 =

(2020/05/15 )

 

ページの先頭へ