NEWS

 
SIEMENS
s2c
 

Samsung Foundry 5nm LPEプロセスでCadenceのデジタル設計フローを認証

2019年7月4日、Cadenceは、Samsung Foundryによる5nmLPEプロセスでのツール認証を発表した。

プレスリリース

Samsungの5nm LPE(Low-Power Early)は、2020年に量産を開始する予定のEUVを用いたプロセス。今回Samsungは、CadenceのデジタルIC設計フローを構成する一連のEDAツールを5nm LPEプロセス対応ツールとして認証した。ファウンドリ競合のTSMCは約2ヶ月前に5nmプロセスでの各社のツール認証を発表している。またCadenceの競合Synopsysは一足早く先月の段階でSamsung 5nm LPEプロセスでのツール認証を発表している。

なお今月19日に開催されるCadenceのセミナー「CDNLive Japan 2019」では、ソシオネクストがCadenceのツールを用いた5nmテストチップの開発事例を発表する予定。

日本ケイデンス・デザイン・システムズ社

= EDA EXPRESS 菰田 浩 =

(2019/07/05 )

 

ページの先頭へ