NEWS

 
SIEMENS
s2c
 

高位合成ツールのBluespecがオープンソースのRISC-VプロセッサをGitHubで公開

2018年8月15日、高位合成ツールを手掛ける米Bluespecは、オープンソースのRISC-Vプロセッサの提供開始を発表した。

プレスリリース

発表によるとBluespecは小型でIoTアプリケーションをターゲットとしたRV32IMベースのプロセッサ・ファミリ「Piccolo」を開発。「Piccolo」はオープンソースのプロセッサ・コアとしてGitHub上で公開されており、誰でも無料で合成可能なVerilogコードを利用できる。

Bluespecは「Piccolo」を積極的に維持・サポートすると同時にRISC-Vコアのカスタマイズと検証のための商用ツールを提供。Bluespecは、エンベデッド・コントローラの全機能を提供するための設定を継続的に追加していくとしており、プロセッサ・コアの無料提供を推し進めその開発環境の販売をビジネスとする格好だ。

Bluespecは、SystemVerilogベースの専用言語「Bluespec SystemVerilog」で記述した抽象度の高い回路記述をRTLに合成するESLツールを提供している。

Bluespec


DSF2018_w600h120.jpg

= EDA EXPRESS 菰田 浩 =

(2018/08/16 )

 

ページの先頭へ