2016年7月12日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldecは、同社の論理シミュレータ「Riviera-PRO」のバージョンアップを発表した。

Aldecによると、論理シミュレータ「Riviera-PRO™」の最新バージョン2016.06では、メトリクス・ドリブン検証のサポートが拡充し、制約付きランダム検証（CRV）のパフォーマンスを大幅に高めたとの事。合わせて検証効率を高めるための複数のデバッグ機能を新機能として追加した。新機能としては下記のような機能が搭載されている。

・有限ステートマシン（FSM）カバレッジ

・デザインユニット・ビューア

・データセット・ウィンドウ

・カバーグループ・ビューア

・4Kディスプレイのサポート

・デバッグツール用の新コントリビュータ

　→デザインのテスト対象部分に影響を与える信号を簡単にリスト化可能

なお、Aldecは今回の「Riviera-PRO™」のバージョンアップによる実例として、XilinxCoreLib シミュレーションライブラリと SystemC テストベンチ、SystemVerilog 制約付きランダム・スティミュラスを使ったデザインのシミュレーション速度を20%向上させる事に成功したと伝えている。

「Riviera-PRO™」は同社の提供する論理シミュレータの最上位製品。ASIC,FPGA向けに同社の提供する論理シミュレーション技術の全てが搭載されている。