NEWS
【DAC50】NECの高位合成ツール「CyberWorkBench」は北米にも大手ユーザーがいた
6月2日-6日テキサス州オースティンで開催された第50回Design Automation Conferenceの展示会レポート。
例年日本から出展していたNEC、今年は論理シミュレータ他検証ソリューションを提供するAldecのブース内に、パートナーとしてスイートを構えていた。AldecとNECはツールの連携に限らず、ビジネス面においても様々なコラボレーションの可能性を探っているという。
「CWB（CyberWorkBench）」開発責任者の若林に最新の「CWB」について聞いたところ、ビジネスはなかなか順調のようで、EDAの市場が停滞、縮小している日本市場においても昨年はツールビジネスとして黒字を達成。国内企業との比較的大きな契約を獲得出来たとの事で、ユーザーの中には8K スーパー・ハイビジョンのデコーダ設計に「CWB」を用いた例もあると聞いた。
更に驚いた事に、北米においてもネットーワーク系の某大手が「CWB」を採用。その顧客のターゲットはFPGAであったようだが、FPGAベンダの純正高位合成ツールでは所望の回路を実現できないと判断し、評価した結果あえてFPGA純正ツールよりも高価な「CWB」を選んだという。同社はこれに弾みをつけ、ESLの盛り上がる北米、欧州さらにはインド市場まで視野に入れて営業展開を推し進めていく計画のようだ。
「CWB」の機能アップデートとしては、まずSystemC v2.3のフルサポートを完了したほか、ANSI-CベースでC++の機能を取り込む方向で力を入れており、新たにC++のテンプレートやメソッドも利用できるようになった。既存のC++コードから合成したいというユーザーのニーズが増えているという背景があるようだ。
また、FPGA向けの合成機能の強化に力を注いでいるという事で、例えば、LUTをメモリとして利用する（配列をLUTにマッピング）などFPGAのリソースに合わせた「気の利く合成」が可能となった。同機能は劇的なレイテンシの削減効果を生み出すと同時に面積の削減効果もあるという事で、ツール側に自動処理させる事もユーザーが個別にチューニングする事も可能。他にもFPGA向けには多数の機能強化が施されており、その結果としてFPGA向けの合成に関しては、「パフォーマンスを求めるならCWB」と絶対の自信を持っているという事だった。
その他にもCベースならではの、より高い抽象度からのゲーテッド・クロック機能の実装や、ループのマージ機能の強化、リソースの割り当て/共有機能の強化など、パワー削減や細かなパフォーマンスの削減効果を追求しており、合成後に回路のレイテンシ指標を出力する機能なども備えられたと聞いた。
｜ページの先頭へ｜