2012年5月23日、Mentor Graphicsは、GLOBALFOUNDRIES、SMIC、TowerJazzの3社によるDFMツール「Calibre PERC」の採用事例を相次いで発表した。

「Calibre PERC」は、Mentorが2009年5月にリリースした、回路のトポロジカル・チェッキングを自動で行う業界唯一のツールで、「PERC」とは、Programmable Electrical Rule Checkerの略。

今回、GLOBALFOUNDRIESは、自社顧客の信頼性検証の向上に役立てるため、28nmバルクCMOSの設計実現化フローに「Calibre PERC」を導入。「Calibre PERC」により、ラッチアップ耐性の検証を自動化するだけでなく、一部の顧客はラッチアップの発生箇所の特定にも役立てているという。

SMICでは、ESD保護回路の設計メソドロジの一部に「Calibre PERC」を使用しており、これにより大規模SoCに対するチップレベルのESD保護回路を保証。また、顧客に対して「Calibre PERC」を用いた信頼性チェックのコンサルティング・サービスを提供しており、今後「Calibre PERCデザイン・キット」を顧客に提供する予定となっている。

TowerJazzもSMICと同じくESD保護回路やパワー・マネジメント回路のチェックに「Calibre PERC」を使用。顧客向けの信頼性チェック・ルールの策定に「Calibre PERC」を使用しており、作成された「Calibre PERCルールデック」は、今後顧客に提供される。

ESD保護回路などの回路構成は、半導体プロセスによって仕様が様々であるため、回路図が仕様を満たしているかどうかを自動チェックする術はこれまでなかった。

※メンター・グラフィックス・ジャパン株式会社