NEWS
AldecとAgnisysがClosed Loop Verificationでコラボレーション
2011年9月14日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、米Agnisys社とのコラボレーションを発表した。
Aldecによると、今回のAgnisysとのコラボレーションは検証の早期収束に向けたもので、Agnisysの検証データ・マネジメント・ツール「IVerifySpec」とAldecの論理シミュレータ「Riviera-Pro」を接続。これにより「Riviera-Pro」のユーザーは、論理シミュレーションを進めながら「IVerifySpec」を通じて検証対象のデザイン、検証用ソースコード、リグレッション・データ、バグ・トラッキング・データ、検証要件、検証プランなど、検証に関するあらゆるデータを効率良く統合的に確認することが可能となるという。
シミュレーション環境としての「Riviera-Pro」と、検証データのマネジメント環境「IVerifySpec」が補完し合う事でより効率的な検証および検証の収束を実現するという事のようだ。
尚、Agnisysは、検証データ・マネジメント・ツール「IVerifySpec」の他に、レジスタ・マップから各種ドキュメントを自動生成する「IDesignSpec」、アサーション開発環境「IAssertSpec」などを提供している。
｜ページの先頭へ｜