NEWS
富士通が我が道を行く米BluespecのESL合成ツールを採用
2010年6月10日、ESL合成ツールを手掛けるBluespec社の日本代理店を務めるサイバネットシステムは、富士通がBluespecのESL合成ツールを採用した事を発表した。
サイバネットによると、富士通は独立行政法人新エネルギー・産業技術総合開発機構（NEDO）から委託されている「メニーコア・プロセッサ技術の先導研究」において、サーバー向けプロセッサのハードウェア・アーキテクチャの探索・設計にBluespecのESL合成ツールを利用した。
同設計事例の詳細は、7月13日に開催予定の「Bluespec User Group Meeting 2010」にて発表される予定となっている。
富士通 高村 守幸氏 （エンタプライズサーバ本部長付）のコメント：
「32 コア、48 コア、64 コアといったメニーコア・プロセッサのプロセッサ相互結合網を開発する場合、その通信パターンの組み合わせや回路規模はコア数に対応して指数関数的に増加するため、従来のRTL を用いる手法には限界を感じていました。SystemC のような検証用の記述言語を用いて高抽象度の記述から実装までを自動化しても、要求するレイテンシやシリコンサイズの見通しを得ることは困難です。そのような中で、Bluespec は「ほどよい」抽象度を我々に提供してくれました。さらに、メニーコア・プロセッサに限らず民生機器・産業機器用コンピュータのLSI 開発においても、Bluespec の恩恵が期待されます。」
BluespecのESL合成ツール「Bluespec SystemVerilog」は、SystemVerilogベースの独自の拡張言語を入力とするESL合成ツールで、抽象レベルの高い記述からRTLを自動合成するという意味では高位合成ツールに近いが、その思想・設計理念は我が道を行くもので、市場に数ある高位合成ツールとは一線を画す製品となっている。
数年前まで高位合成ツールは「制御回路の合成に不向き」というのが一般的な見方であったが、BluespecのESL合成ツールはいち早くこの固定概念を覆したツールで、制御系の回路もデータパス系の回路も容易に合成できるほか、テストベンチの自動生成機能なども備えている。今年3月にはパナソニックがシステムLSIの上流設計・検証に向けたBluespecの導入を発表しており、C/SystemC系の高位合成とは違った独自路線で着実に実績を重ねている。
｜ページの先頭へ｜