NEWS
シノプシス、大幅に機能強化したプロトタイピング・システム「HAPS」の新製品を発表
2010年4月19日、シノプシスは、ラピッド・プロトタイピング・システムの新製品 HAPS-60ファミリーを発表した。
ラピッド・プロトタイピング・システム「HAPS」は、元はスウェーデンのHARDI Electronics社が開発した製品で、その後2007年6月にシンプリシティが買収。2008年7月にシノプシスがシンプリシティを買収した事によって、シノプシスの製品ラインナップに加わった。
今回発表された新製品「HAPS-60」ファミリーは、Xilinxの40nmFPGA「Virtex-6」をベースとしたプロトタイピング・ボードで、「HAPS-61」、「HAPS-62」、「HAPS-64」と3種類の製品展開している。製品名の2ケタ番号の「6」はVirtex-6を意味し、「1,2,4,」はそれぞれ搭載されているFPGAの個数を表している。最小構成の「HAPS-61」でデザイン容量は450万ASICゲート。「HAPS-64」では従来製品「HAPS-54」の倍以上となる最大1800万ASICゲートのデザインに対応できる。また、各ボードはフレキシブルに接続可能で、例えば「HAPS-64」に「HAPS-61」を繋げてオリジナルの「HAPS-65?」を構成する事もできる。
デザイン容量の拡張に加え「HAPS-60」ファミリーは実行速度の高速化も果たしており、FPGA自体の進化を凌ぐ従来比30％Upの最大200Mhzのクロック・スピードを実現。これは40層のPCB製造技術やPCB上のコネクタ技術、更にシノプシスの新技術「自動HSTDM（High Speed Time Division Multiplexing）機能」によって実現されている。
「HSTDM」機能は、デザインを複数FPGAに分割してインプリメントする際に自動的にTDMロジックを挿入し、FPGA間の通信を多重化するもので、これにより1Gbpsのデータレートを実現。インターコネクトの帯域幅を最大7倍に拡張しパフォーマンスを大きく改善する。この技術は、FPGAのピン数に起因する（キャパシティは増えてもそのピン数は増加しない）インターコネクトのボトルネックを解消するもので、「HAPS」の高速化に大きく貢献している。
また、「HAPS-60」には検証用の新技術としてシノプシスが独自開発した「UMRBus（Universal Multi-Resource Bus）」が搭載されており、このバス技術を利用することでボード上のFPGA全てを個々にホストマシンでリモート・コントロールできるほか、標準PLIやSCE-MI 2.0インターフェイスを介して論理シミュレータ「VCS」やバーチャル・プラットフォーム「Innovator」とのコ・シミュレーションが可能。RTLシミュレーションよりも最大10,000倍高速なトランザクションベース検証なども実践できる。
尚、「HAPS-60」では「HAPS」上でプリテスト済の「DesignWare IP」を利用する事ができるため、ASIC/FPGAターゲットを問わず実証済のRTL-IPをデザインの一部として取り込み、システムの検証を迅速に進める事が可能。シノプシスの豊富なIP群を安心してプロトタイピング環境で利用出来る点は、ユーザーにとって大きなメリットと言える。
今回発表された「HAPS-60」ファミリーは、「HAPS-64」を皮切りに今年6月より順次正式リリースの予定。「HAPS」シリーズ製品は、ネットワーキング、ワイヤレス、コンスーマ・エレクトロニクス（ビデオ処理など）といった分野で使用しているユーザーが多く、システムレベル検証、ソフトウェア検証、個別開発したチップの統合検証などで成果を上げている。
｜ページの先頭へ｜