2009年6月22日、シーケンシャル等価性検証ツール「SLEC」を手掛ける、米Calypto Design Systems社は、オン・チップ・メモリの消費電力を削減する新ツール「PowerPro MG」を発表した。
カリプトによると新製品「PowerPro MG」は、同社のコア技術である「シーケンシャル・アナリシス技術」を用いて、オン・チップ・メモリの低消費電力モードを効率よく活用するための「メモリ・ゲーティング・ロジック」を自動生成するツールで、これにより消費電力を削減すると同時にバグ混入回避、設計工数削減を実現する。
消費電力の最適化処理が施されたRTLは、追加されたメモリ・ゲーティング・ロジックを除けば元のRTLとほぼ同等で、そのまま論理合成フローへと渡す事が可能。同社の既存製品「PowerPro CG」と組み合わせて利用すれば、メモリ部に限らずSoC全体の消費電力最適化を行う事が可能となる。
尚、同製品の開発にあたりカリプトはメモリIPベンダ大手のビラージロジックと協力。「PowerPro MG」はビラージロジックのメモリIPをサポートしており、両ソリューションを用いれば電力効率の良いメモリ設計が実現できるという。
「PowerPro MG」は7月にサンフランシスコで開催予定のDACで初お披露目の予定。製品はすでに出荷されており、米国販売価格は年間295,000ドル。カリプトの低消費電力化技術は、システムベンダ、SoCベンダの世界上位10社のうち7社で採用されているという。
|ページの先頭へ|