ホーム > NEWS一覧 > ケイデンス、低消費電力設計ツール「Cadence Low-Power Solution」を機能強化

 

ケイデンス、低消費電力設計ツール「Cadence Low-Power Solution」を機能強化

2009年3月17日、ケイデンスは、低消費電力設計向けEDAツール「Cadence Low-Power Solution」の機能強化を発表した。

プレスリリース文

発表によると、今回の機能強化によって「Cadence Low-Power Solution」はCPF 1.1に対応したパワー・マネンジメント設計をサポート。具体的には大規模なSoC向けのパワー・マネジメント設計をより正確にモデリング、解析、そしてデバッグできるようになった。

「Cadence Low-Power Solution」には、論理設計、デジタル・インプリメンテーション、機能検証、システム設計・検証テクノロジが網羅されており、マクロ・モデリング、IP統合のために多言語に対応。ケイデンスのIncisive Enterprise Simulation Environmentの機能であるメトリクス・ドリブン検証メソドロジ向けの自動サポート機能も含まれている。これら機能によって、インプリメンテーション工程以外でも低消費電力設計の自動化が可能で、結果としてIPブロックやSoCが設計通りに必要とする消費電力内で動作できるようになる。

ケイデンスによると、メモリIP大手のVirage Logic社やインターコネクト・ソリューションのSonics社なども、ケイデンスの「Cadence Low-Power Solution」を活用しているという。

※日本ケイデンス・デザイン・システムズ社

 

• ホーム
• 当サイトについて
• プレスリリース受付