ホーム > NEWS一覧 > 【EDSFレポート】SystemVerilogベースESL合成のBluespec、国内大手が本格評価

 

【EDSFレポート】SystemVerilogベースESL合成のBluespec、国内大手が本格評価

パシフィコ横浜で開催中のElectronics Design and Solution Fair 2009に出展していたサイバネットシステムのブースレポート。

サイバネットは、昨年5月より代理店販売を開始した米Bluespec社のESL合成ツール「Bluespec　Compiler」を展示。

「Bluespec　Compiler」は、SystemVerilogベースの独自言語Bluespec SystemVerilogで記述された抽象度の高い記述から、SystemC TLMよりも更に細分化された「処理の単位」をベースに回路を合成。制御系、データパス系いずれの回路も合成可能でテストベンチも自動生成可能。Denali社が自社IPの開発でBluespecを採用している。

既に数社の国内大手電気メーカーがBluespecの本格評価を開始しているという話で、C言語設計に限界を感じてBluespecを検討する顧客、C言語ベースの動作合成では合成できない部分でBluespecの使用を検討する顧客、Bluespecの設計思想が気に入って検討する顧客と、評価顧客のモチベーションは様々との事。今年中には採用事例を発表できるのではないかという話だった。

BluespecのESL合成ツール「Bluespec Compiler」は昨年11月に新バージョンをリリースしており、SCE-MIライブラリをサポート。合成結果をより容易にエミュレータに接続できるようになった。今後はトランザクタ回りの強化を予定しているほか、合成するハードウェア用デバイスドライバの出力機能も開発が計画されているという。

※サイバネットシステム株式会社

※Bluespec社

 

• ホーム
• 当サイトについて
• プレスリリース受付