NEWS
SystemC Japan 2008に300名超のエンジニアが参加>>国内SystemCユーザー最大の要望は「汎用IPの流通」
2008年7月4日、SystemCにフォーカスした技術セミナー「SystemC Japan 2008」が新横浜のホテルで開催された。
セミナー関連ページ：http://www.eda-express.com/systemc2008/
今年で3回目となる同セミナーは、国内でSystemC関連ソリューションを提供している複数の企業が共催するもので、今年は、アトレンタ、エッチ・ディー・ラボ、カリプト・デザイン・システムズ、コーウェア、フォルテ・デザイン・システムズ、メンター・グラフィックス・ジャパンの計6社がスポンサーとして参加。SystemC関連のセミナーとしては、恐らく世界的にも例が無い300名以上の参加者を集めた。（申し込み数は447名）
基調講演を行った東芝の古山 透氏（セミコンダクター社半導体研究開発センター センター長）は、同社の次世代SoCアーキテクチャ「Venezia」を紹介。システムの要求仕様に応じてプロセッサ・コアの数をスケーラブルに変更するというアプローチの同アーキテクチャは、コンフィギュラブル・プロセッサ・コア「MeP」をベースとしたホモジニアス（対称型）なマルチコア・プラットフォームで、既存のヘテロジニアス（非対称型）アーキテクチャよりもソフトウェア指向が強く、システムの柔軟性や開発工数の面で大きなメリットが得られるとの事。東芝では、これらSoCアーキテクチャの設計・検証にSystemCベースの手法を適用しており、協調検証や動作合成、等価性検証（C vs RTL、C vs C）などで効果を上げているという。
ユーザー事例として講演を行ったのは、リコーの塚本氏（電子デバイスカンパニー 画像LSIセンター）とルネサス テクノロジの浅野氏（設計技術統括部、システム設計技術開発部）の2名。いずれも動作合成関連の事例で、塚本氏は長年フォルテのCynthesizerを利用している動作合成ユーザーとして、動作合成の適用を開始した2003年から現在に至るまでの変遷を紹介した上で、直近の画像処理回路（80万ゲート）の設計事例を題材に「ラインバッファの設計を楽にしたい」、「モジュール分割を楽にしたい」という現場ならではの具体的な要望を提言。動作合成を普及させ効率的に設計を進めるためには、SystemCのスタイルガイドと合わせて、モデリングにおける共通の悩みどころを解決する「デザインパターン」が必要であると訴えた。
また、塚本氏は、急遽引き受けたセミナー終了後のレセプション・パーティーの挨拶で、「動作合成ユーザー同士の横の繋がり/情報交換の機会も重要」とした上で、デザインパターンの話も踏まえ、「ユーザー主体の何かしらのコミュニティを作りませんか？」とパーティー参加者に投げかけていた。
尚、後日談となるが、SystemC Japan 2008参加者を対象としたセミナー当日のアンケート結果を見ると、塚本氏の言う「デザインパターン」に同調するかのように、SystemCにおける「モデリングの容易化」を求める声が多く、SystemCソリューションに対する要望として最も多かったのは、「汎用IPモデルの流通」だった。（有効回答数277件のうち103件が回答）
もう一つの事例講演、「ルネサステクノロジにおける高位設計適用事例」では、ルネサスの浅野氏が同社のSystemCベースの高位設計フローを紹介。その時点では使用しているツール名は明らかにされていなかったが、後日発表された各社の情報から推測すると、同社ではケイデンスの新製品「C to Silicon Compiler」を用いている様子。
浅野氏によるとルネサスでは、設計モデルの流用性やツール選択肢の広さ等の観点から、システムレベル設計用の言語としてSystemCを選択。設計の起点となるアルゴリズム（Cモデル）から動作合成用のSystemCモデルを作成する手順を規定し、その過程で性能評価向けのCモデルや期待値生成向けCモデルも作成。ソフトウェアの先行開発を含めたシステムレベル設計に生かしている。
また、動作合成後のRTL検証には、動作合成用モデルの検証に使ったSystemC
のテストベンチを再利用する形をとっているほか（合成ツールがSystemCラッパ付きのRTLを出力可能）、市販の等価性検証ツールを用いたSystemC対SystemCの検証（SystemCの記述を変更した場合）、動作合成前後の機能等価性検証、SystemC記述チェッカを用いたルールチェックなど、様々なフェーズでSystemCベースの検証を多用し、問題の早期発見と早期デバッグを実践している。
実際に動作合成を用いた設計事例としては、画像処理モジュールの設計例を2例紹介。1つは、要求仕様変更に伴う既存デザインの修正で、スループット制約の緩和に伴う面積削減という課題をRTL生成と等価検証を含めて僅か2日で完了。人手工数に換算すると10日は要するもので、約80％の工数削減を実現。
もう一つの事例は、アルゴリズムC記述からFPGA向けとSoC向けにレイテンシの異なる2種類のRTLを生成したというもので、合成用SystemCの記述量は元のCコード643行に対して3549行とかなり増えたが、単純記述の追加が殆どで、実質的には元のCに対して4割増し程度の記述増。合成した結果、FPGA向けとSoC向け共に目標周波数を達成し、面積は人手RTLの見積りに対して108％。合成前のSystemCシミュレーションで制御タイミング間違い、端処理領域間違い、ビット幅不足などの不具合を検出し、検証TATの削減も実現でき、実質的に人手設計工数の約55％で作業を完了できたという。（人手工数は見積り値）
尚、セミナーの最後には、STARCの吉永氏（企画部、標準化推進室）がリリースされたばかりの「OSCI SystemC TLM-2.0」の概要を説明。Transport Interfaces、Sockets、Generic Payload、Base Protocolと4つのポイントにフォーカスし、その機構とメリットを解説した。
■SystemC Japan 2008 セミナー会場におけるアンケート結果（抜粋）
有効回答数：277
Q．主に使用・開発しているSystemCモデルの抽象度は？（複数回答あり）
?Functional Level 36件
?Transaction Level 57件
・UT(Untimed) 36件
・LT(Loosely-timed) 20件
・AT(Approximately-timed) 25件
・CA(Cycle Accurate) 38件
?RTL 28件
Q．SystemC及びSystemCソリューションに対する要望
?自動インプリメンテーションのパス 53件
?シミュレーションの高速化 86件
?汎用IPモデルの流通 103件
?アサーションの標準化 54件
?テストベンチの自動生成 76件
?デバッグ及びアナライズ環境の強化 68件
?HW/SW自動パーティショニング 51件
?アナログ/ミックスドシグナル/RFシステムのモデリング能力 17件
?その他（※自由記述抜粋）
・合成前後の等価性チェックツール
・モデリングの容易化
・デザインパターン
・TLM20含む各種マニュアルの日本語化
・TLMの合成
・モデル自動生成
・等価検証のアサーション作成標準化
・ソフトウェア結合シミュレーション
・SW:アプリ指向のSW/HW混在でのフォーマル検証
・導入、人材育成
｜ページの先頭へ｜