NEWS
遂に登場、ケイデンスがC/SystemC入力の動作合成ツールを発表>>日立、ルネサスが先行導入
2008年7月15日、ケイデンスは、C/SystemC入力の動作合成ツール「C-to-Silicon Compiler」を発表した。
プレスリリース：
http://www.cadence.com/cadence/newsroom/features/pages/feature.aspx?xml=ctosilicon&CMP=071408_c2s（英文）
ケイデンスの後藤氏（マーケティング本部 フィールド プラットフォーム マーケティング部 Incisive担当 シニア マネージャー ）によると、「C-to-Silicon Compiler」は、2003年に買収したGet2Chip社の「Architecture Compiler」の技術と、ケイデンスのBerkeley Labでの研究成果をベースに開発された製品で、その名の通りC言語モデルからSiliconまでの一貫したインプリメントの実現を狙うもの。入力言語としては、C、C++、SystemCに対応している。
ターゲットユーザーは、動作合成に対する要求レベルの高い、ASIC設計を中心としたハードウェア設計者で、RTL資産の再利用を中心とした現在のIPベース設計の更なるレベルアップ、即ちCモデルベースの再利用設計を実現する事で、設計の効率化と最適化を目指している。
「C-to-Silicon Compiler」は、市場における後発ツールとして、既存の市販製品で指摘されていた共通の問題をカバー。それがそのままツールの特徴となっている。例えば、モデルの再利用という観点から、入力となるCモデルにプラグマ、ディレクティブなどを追加する手法は取らず、各種合成成約やパラメータは別ファイルとして用意し、合成対象と合わせて入力する。合成は、アンタイムド/タイムド両方の記述に対応しており、与えられた制約条件の下で最適解を追求。内部に組み込まれた論理合成エンジンを用いて、ターゲットデバイスのライブラリ情報を見ながらゲートレベルの精度で物理層を考慮した合成を行う。
また、合成後のECOに対応するため手立てとして、「BST（Behavior-Structure-Timing Database）」と呼ぶ、入力コードと合成コードの相関情報を保持するデータベースが用意されており、最小限のデザイン修正を実現するインクリメンタルな合成が可能。更に、合成結果を高速あるいは瞬時にシミュレーションする手段として、高速検証用のモデル「FHM（Fast Hardware Model）」とテストベンチの再利用が可能なSystemCラッパー付RTLを出力する事もできる。
尚、「C-to-Silicon Compiler」は、一般ツールのように単品製品として販売されるのではなく、コーポレート契約やプロジェクトベースの契約などケイデンスのトータルソリューションの一部として供給される予定。既に国内ではケイデンスとパートナー契約を結んでいるルネサス テクノロジ、日立製作所が導入しているという。
ちなみに「C-to-Silicon Compiler」は、SYDNEYプロジェクトと呼ばれるケイデンスのESLソリューション開発プロジェクトで産み出された製品であるが、同プロジェクトは現在も進行中で、「C-to-Silicon Compiler」のリリースは最初の一歩。来年には更に上位のシステムレベルソリューションが登場する予定となっている。
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp/
｜ページの先頭へ｜