NEWS
【DACレポート5】Duolog、SoCのI/O設計を自動化するESLツール「SPINER」を発表
第45回DACに出展していたDuolog社のブースレポート。
Duologは今回のDACが初出展となるアイルランドの新興EDAベンダ。先頃、新横浜で開催された「OCP Technology Forum」に、はるばるアイルランドから参加したこともあり、日本では知る人ぞ知るEDAベンダ。
同社は、OCP（オープン・コア・プロトコル）のパフォーマンス・アナライザの他に、Denali社の「BluePrint」と同種のレジスタ管理ツール「BITWISE」を提供しているが、DAC直前の6月6日に新製品「SPINER」を発表。DACのブースにて、早速新製品を展示していた。
「SPINER」は、GUI上で作り上げたSOCのI/O仕様からRTLを自動生成するというツールで、SoCの複雑I/O設計におけるバグの排除とTAT短縮を狙うもの。Verilog/VHDLいずれのRTLも生成可能で、I/O仕様の作成にあたってはIP-XACT仕様の入力も可能。生成したRTLに対してDRCライクなチェックを行いその品質を保証するという。
競合はどこか？という質問に対しては、「競合は存在しない。有るとすると各社の内製ツール」という事で、業界初のESLツールと自らアピール。新製品ながら既にEURO市場には同製品を使用しているユーザーが存在しているとの事で、間もなく北米顧客の導入事例も発表する予定と聞いた。
日本には未だ代理店が無いと聞いていたが、DAC最終日に聞いた話では、今回のDAC開催中に複数の日本企業から代理店販売に関するコンタクトを受けたとの事。また今回、見事、第1回Best of DACの「Most Interesting first time Exhibitor」他3賞を受賞し、ビジネスに弾みをつけた感じであった。
尚、レジスタ管理ツール「BITWISE」と競合製品との違いについて尋ねたところ、「速さが圧倒的に違う」との事であった。
※Duolog Technologies社
http://www.duolog.com
｜ページの先頭へ｜