ホーム > NEWS一覧 > ケイデンス、回路シミュレータとアナログ/カスタムIC設計環境を機能強化

 

ケイデンス、回路シミュレータとアナログ/カスタムIC設計環境を機能強化

2008年5月8日、ケイデンスは、回路シミュレータ「Virtuoso Spectre Circuit Simulator」とアナログ/カスタムIC設計環境「Virtuoso custom design platform」の機能強化を相次いで発表した。

プレスリリース：
http://www.cadence.co.jp/news/H20-5-8-2.html（回路シミュレータ）
http://www.cadence.co.jp/news/H20-5-8-3.html（アナログ/カスタムIC設計環境）

発表によると、回路シミュレータ「Virtuoso Spectre Circuit Simulator」には、新たに「turbo」テクノロジが搭載され、精度を犠牲にすることなくシミュレーション速度を5?10倍高速化。また、「turbo」テクノロジに組み込まれたマルチスレッドのアルゴリズムを使用することにより、最新のマルチコア・プロセッサ・ベースのハードウェアを用いた更なる高速化が実現できるという。同ツールは既に数社のユーザーに利用されており、発表には「シミュレーション実行時間を5分の１に削減（ルネサス）」、「レイアウト後のシミュレーションにおいて特に優れている（Maxim）」といったコメントが寄せられている。

もう一方のアナログ/カスタムIC設計環境の機能強化については、回路シミュレータ「Virtuoso Spectre Circuit Simulator」の機能強化により、「Virtuoso Analog Design Environment GXL」で設計早期段階での寄生素子解析が可能となったほか、「Virtuoso custom design platform」にコンカレントな設計機能や製造性考慮の新機能を追加、更に「Virtuoso Layout Suite GXL」にはスペース・ベースの配線テクノロジが統合された。これら一連の機能強化によって、アナログ/カスタムIC設計におけるデザインのパフォーマンスは大幅に向上可能。「Cadence Express Pcells」テクノロジを用いれば、設計の手直し時間を従来手法の10分の１程度に短縮できるという。
尚、これら新機能の紹介は、ケイデンスのプライベートセミナー「CDNLive! EMEA」で発表されたもの。日本では7月17日、18日の2日間、「DA SHOW/CDNLive! Japan 2008」が開催される予定となっている。

※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp

 

• ホーム
• 当サイトについて
• プレスリリース受付