NEWS
メンター、マルチコアSoCデザインのサイオンフ検証を加速する新製品「Questa Codelink」をリリース>>数日間のデバッグを数時間で完了
2008年3月28日、メンター・グラフィックスは、機能検証プラットフォーム「Questa」のオプション・ツール「Questa Codelink」のリリースを発表した。
プレスリリース：http://www.mentorg.co.jp/news/2008/080328.html
今回メンターが発表した「Questa Codelink」は、プロセッサベース・デザインのサイオンフ検証を効率化するためのツールで、QuestaまたはModelsimの機能検証環境上で稼動。今まで有りそうで無かったデバッグツールで、プロセッサモデルを利用したサインオフ検証のデバッグ工数を大幅に短縮する事ができる。
組込みプロセッサを含んだSoCのRTLサインオフ検証は、各プロセッサベンダより提供されるサインオフ精度のプロセッサモデル（RTL）とCのテストベンチを用いて行われるのが一般的であるが、同手法ではCで記述されたテストベンチ、Cコンパイラが出力するアセンブリ・コード、シンボル・テーブル、インストラクション・トレース、そしてRTLシミュレーションの波形データと5種類バラバラに存在する各データの関連性を効率的に追求することができず、これまで人手による多大なデバッグ工数を必要としていた。
「Questa Codelink」は、これら各データを一つの統一されたGUI上でクロスプロービングするための環境で、シングルコア・デザインに限らず複数のプロセッサを用いたマルチコア・デザインにも対応。既存の環境を一切変更する事無く、CのテストベンチとRTLシミュレーションの波形データの相関性を確認しながらGUI上でグラフィカルにデザインのデバッグを行う事ができる。
Cのテストベンチと波形データの関連性をグラフィカル表示する技術は、シミュレーション実行時に収集される各種ログデータをベースとしているもので、この技術により、シミュレーションを複数回実行する事無くたった一回の実行で効率的なデバッグを実現。シミュレーション後にインタラクティブにデバッグできるだけでなく、Cコードあるいはアセンブラ・コードを逆方向にステップ実行する事も可能だという。
「Questa Codelink」は、QuestaまたはModelsimユーザ限定のオプションツールで、現在のところARMおよびMIPSの各種プロセッサモデルをサポート。既にユーザーとして同ツールを利用した米InterDigital社は、従来手法で数週間要していたマルチコアSoCの検証を「Questa Codelink」の利用で数時間で完了。複数回のシミュレーション実行を必要としなかったという点が大幅なTAT削減に繋がったという。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
｜ページの先頭へ｜