ホーム > NEWS一覧 > 松下電器、シノプシスの配置配線ツール「IC Compiler」を採用し45nmSoCデザインのテープアウトに成功

 

松下電器、シノプシスの配置配線ツール「IC Compiler」を採用し45nmSoCデザインのテープアウトに成功

2008年1月22日、シノプシスは、同社の配置配線ツール「IC Compiler」が松下電器産業の45nmSoCの開発に採用されたことを発表した。

プレスリリース：http://www.synopsys.co.jp/pressrelease/2008/20080121.html

シノプシスの発表によると、松下電器が「IC Compiler」を適用した45nmSoCは、2億5000万トランジスタを集積し、前世代の品種に比べて3?4倍ものロジックを搭載するというコンシューマ向けの最大規模の製品で、設計にあたっては、「IC Compiler」の他に論理合成ツール「Design Compiler」、タイミング解析ツール「PrimeTime SI」、シリコン精度のRC抽出サインオフツール「Star-RCXT」など複数のシノプシスツールを組み合わせて使用し、目標としていたダイサイズと消費電力の削減を達成したという。

※「IC Compiler」に関する詳細は、日本シノプシス株式会社までお問い合わせ下さい。
http://www.synopsys.co.jp

 

• ホーム
• 当サイトについて
• プレスリリース受付