NEWS
【EDSFレポート】シノプシスはトータル的なLowPower設計ソリューションを全面プッシュ
EDSF2008に出展していた、シノプシスのブースレポート。
シノプシスは、設計/インプリメンテーション（Galaxyデザイン・プラットフォーム）、検証（Discoveryベリフィケーション・プラットフォーム）、DFMと大きく3つの柱に加え、今回の展示では「LowPower設計」を全面的にプッシュしていた。
フィールド・マーケティング・グループの藤井氏の説明によると、最適なLowPower化を実現するためには、全ての設計工程でパワーを考慮する必要性があるという事で、シノプシスでは、ESL、IP、検証、インプリメント、サインオフ、テストと上流から下流まで全ての工程・技術に対してLowPowerソリューションを提供中。LowPower設計向けのポイントツールが幾つかあるが、既存の設計フローの中で機能するかどうかがとても重要で、導入リスクが低く合成からインプリメンテーション、そしてサインオフへと繋がる完成度の高いLowPowerソリューションがシノプシスの強みだという。
製品としては、既に10種類以上のツールがLowPower設計のための標準Powerフォーマット「UPF」のサポートを完了しているが、シノプシスとしては、単に「UPF」にツールを対応させるだけでなく、高い抽象レベルでのLowPower化手法や各種設計IPのLowPowerバージョンの提供、LowPower化したデザインを検証するためのソリューションなど、様々な形で顧客のLowPower設計をトータル的にサポート。中でも昨年ArchPro社の買収によって獲得したMulti-VoltageデザインのRTLシミュレータは、業界唯一のソリューションという事もあり設計者の興味は非常に高いという。
尚、シノプシスでは2月28日に品川で「ローパワー・セミナー2008」を開催する計画で、同セミナーにてLowPower設計ソリューションに関する詳細な情報や事例を紹介する予定となっている。
その他、シノプシスの機能検証メソドロジ「VMM」の近況について聞いたところ、顧客の間ではVMMを用いたSystemVerilogベースの検証手法は定着した感があり、それに応じてVMM準拠の検証IPのラインナップを拡大しているとの事。また、SystemVerilog関連で言うと、SystemVerilog対応のテストベンチ生成ツール「Pioneer-NTB」を用いて、テストベンチの高速化を実現しているユーザーが増えていると聞いた。
※日本シノプシス株式会社
http://www.synopsys.co.jp
｜ページの先頭へ｜