第44回DACに出展していた、メンター・グラフィックス社のブースレポート。
メンターは例年通り巨大なブースを構え、ESLからFPGA合成、レイアウト検証、DFM、PCB設計と一通りのソリューションを展示。中でもやはり注目されていたのはメンターの主力製品郡である「Calibre」シリーズで、レイアウト検証のデファクトツール「Calibre nmDRC」と「Calibre LVS」を中心に、「Calibre YieldAnalyzer」、「Calibre YieldEnhancer」、「Calibre nmOPC」、「Calibre LFD」、「Calibre RET」といったDFM/MDP関連の展示に人が集まっていた。
メンター・ジャパンのCalibre部門AEマネージャーの青木氏に聞いたところ、昨年満を持してリリースした「Calibre nmDRC」と「Calibre nmOPC」の評価が非常に高く、米マーキュリー社のCellプロセッサベースのマシンを用いた超高速な分散処理というアプローチは、顧客サイドでも桁違いのTAT短縮効果を生み出しているとの事で、Cellプロセッサ20?30個でPentium400?500個相当の処理が可能。専用マシンを用いる他社のアプローチと違い汎用性も高く、現状はメンター独自のアプローチとなっているが、「いずれは他社も追随してくるだろう」という事だった。
また、DFMツール2製品の実績について尋ねたところ、「Calibre YieldAnalyzer」は既に既に殆どの大手に導入済み。「Calibre YieldEnhancer」についても国内大手の約半分は導入済みで、残りの半分の企業も評価を進行中との事で、顧客のニーズはエラー箇所の発見からエラー箇所の修復へとシフト。「Calibre」のコアテクノロジーである、図形の操作・加工技術を用いた「Calibre YieldAnalyzer」を使ってクリティカル・エリアを解析し、次に「Calibre YieldEnhancer」を使ってエラー箇所を修復するという流れが顧客にも浸透しつつあるという。
更に、レイアウトの特徴だけでは判別できないエラーについては、「Calibre LFD」を使ってリソグラフィ・シミュレーションによってエラーを見つけ出すというソリューションもあり、昨年のDACで発表された「Calibre LFD」は現在まさに各社が評価中。先頃、一足先に標準採用を決めた富士通は、開発前から「Calibre LFD」のようなツールを欲しがっており、ツール開発にもかなり協力してくれたとの事。青木氏は、これまでのようにただ「OPCで頑張る」ことでHotspot発生を回避するのか、それともリソグラフィシミュレーション結果をレイアウト設計段階にフィードバックすることでトータルTATを考慮にOPCを使うか「トレードオフを考える世代になって来た」と語っていた。
その他、メンターのブースでは、今年3月のDATEで発表した新エミュレータ「Veloce」を展示していたほか、旧サミット社製品「Vista」や動作合成ツール「Catapult」の新たな事例発表などを実施。デモスイートでは、NDAを条件とした次世代の検証ソリューション「Algorithmic Testbench Synthesis」の紹介も密かに行われていた。こちらは、制約付きランダム検証の次を狙う新たな検証アプローチで、年内には何かしらの製品をリリースする予定だという。
※メンター・グラフィックス社製品に関する詳細は、メンター・グラフィックス・ジャパンL株式会社にお問い合わせ下さい。
http://www.mentorg.co.jp
|ページの先頭へ|