NEWS

 
SIEMENS
s2c
 

ケイデンス、PCB設計における革新的な技術「Global Route Environmentテクノロジ」を発表

2007年3月27日、ケイデンスは、PCB設計環境「Allegro PCB design」向けの革新的な新技術「Global Route Environment テクノロジ」を発表した。

プレスリリース:http://www.cadence.co.jp/news/print/h19-03-27.html

「Global Route Environment テクノロジ」は、グローバル配線エンジンと階層的なプランニングのアーキテクチャを組み合わせた業界初のPCB設計ソリューションで、従来人手で行なわれてきた作業をインテリジェントな形で自動化し、設計工数を削減するというもの。

これまでのPCB設計では、複雑な配線作業を人手に頼るしかなかったため、多大な工数が必要となる上その予測性も低く、設計者からプロジェクトを予定通り進めるための自動化ソリューションが求められていた。

今回ケイデンスが発表した「Global Route Environmentテクノロジ」は、そのような現場のニーズに応えるべく顧客との共同開発によって生み出された技術で、グラフィカルな環境でクリティカルなインターフェースの高度な抽象概念を構築、定義することが可能で、設計者自らの知識と設計の意図を、階層的な設計のビューと組み合わせ、最適なインターコネクト・ソリューションを計画することができるという。

※「Global Route Environmentテクノロジ」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
http://www.cadence.co.jp

= EDA EXPRESS 菰田 浩 =

(2007/03/27 )

 

ページの先頭へ