NEWS
シンプリシティ、FPGAプロトタイピングの実用性を高める新技術「TotalRecall」を発表>>視覚化されたデバッグ機能でデザインの全信号を追跡
2007年1月8日、シンプリシティは、FPGAを用いたASIC検証手法を改革する新技術「TotalRecall」を発表した。
プレスリリース：http://www.synplicity.jp/corporate/pressreleases/2007/SYNPJP_24BX.html
シンプリシティによると、発表した「TotalRecall」は、既に特許を取得したデバッグの効率化に向けた新技術で、高度に視覚化された効率的なデバッグ環境を実現し、FPGAを用いたASICプロトタイピングの実用性を劇的に向上させるもの。メモリの状態を含むデザインの全信号を追跡することが可能で、イベント発生後の信号と同様にイベント発生までの信号も完全に追跡。ユーザーの指定によって、エラー発生前までサイクル単位で戻って信号を追跡することができる。
この「TotalRecall」技術によって、設計者は、最初にバグを発生させた信号と同じ値を使ったシミュレーション環境で、バグ修正をテストすることができるようになり、稼働中の予測不可能なバグや稀にしか発生しないバグに対しても、本当にバグが修正されたかどうか、その修正結果を検証することが可能となる。
また、「TotalRecall」技術は、アサーションをFPGAに合成することによる、高速なアサーションテストにも対応しており、シミュレータでは時間を食うアサーションを「TotalRecall」を用いることによって、より積極的に活用可能になるという。
シンプリシティでは、今回発表した新技術「TotalRecall」を搭載した製品について、2007年半ばに発表を行う予定で、まずは、「TotalRecall」を用いたリファレンス・デザイン・フローを開発し、同社のPIPプログラムのメンバー企業を中心に、主要なシミュレーション環境と統合していく予定だとしている。
※「TotalRecall」に関する詳細は、シンプリシティ株式会社にお問い合わせ下さい。
｜ページの先頭へ｜