ホーム > NEWS一覧 > 米Virage Logic社、テンシリカのダイアモンド・スタンダード・プロセッサ向け「コア最適化IPキット」16種類を発表

 

米Virage Logic社、テンシリカのダイアモンド・スタンダード・プロセッサ向け「コア最適化IPキット」16種類を発表

2006年12月11日、組み込みメモリをはじめとする各種設計IPを手掛ける、米Virage Logic社は、テンシリカの汎用プロセッサ・コア「ダイアモンド・スタンダード・プロセッサ」ファミリ用に特別に設計された16種類の「コア最適化IPキット」を発表した。

プレスリリース：http://phx.corporate-ir.net/phoenix.zhtml?c=122960&p=irol-newsArticle&ID=940707&highlight=（英文）

発表されたVirage Logicの「コア最適化IPキット」は、TSMCの130nmおよび90nmプロセスを使用する、4種類の「ダイアモンド・スタンダード・プロセッサ」に対応するもので、このキットを利用する事で「ダイアモンド・スタンダード・プロセッサ」を利用する設計者は、その性能を最大限引き出す事が可能。同社のASAPメモリ、ASAPロジックの2種類のIPによって構成されている。

この「コア最適化IPキット」は、既にVirage Logicより供給されており、同社のWebサイトより無料の評価キットをダウンロードする事ができる。

※ダイアモンド・スタンダード・プロセッサ向け「コア最適化IPキット」に関する詳細は、ビラージロジック株式会社にお問い合わせ下さい。

※ビラージロジック株式会社
http://www.viragelogic.com/index_jp.asp

※テンシリカ株式会社
http://www.tensilica.co.jp

 

• ホーム
• 当サイトについて
• プレスリリース受付