2006年12月5日、ケイデンスは、新しいアクセラレータ・エミュレータ「Palladium III」を発表した。
プレスリリース:http://www.cadence.co.jp/news/h18-12-05.html
「Palladium III」は、従来製品「Palladium II」に機能拡張が施された後継製品で、これまで同様、FPGAではなく独自のプロセッサ・アレイにデザインをマッピングする事で、超高速なハードウェア・ベースの検証を実現する。
ケイデンスの発表によると、新しい「Palladium III」は、従来製品と比較して2倍相当の最高2MHzの実行速度を実現。(論理シミュレータの100万倍)最大32ユーザーが同時に使用でき、単一のワークステーション上で1時間に最大3000万ゲートのコンパイルが可能。(業界最速のコンパイル速度)180万ゲートを1単位として、最大構成で2億5600万ゲートまでのデザイン規模に対応する事ができる。
また、「Palladium III」には、トランザクション・ベース及びアサーション・ベースのアクセラレーションをシステム全体で管理する機能も含まれているほか、システムレベルのデザイン・デバッグを可能とする強化されたデバッグ機能が搭載されており、ケイデンスの提唱する「エンタープライズ・システム・レベル(ESL) 」検証ソリューションの重要なコンポーネントとして機能する。
※「Palladium III」の正式なリリースは、2007年上半期の予定。
※「Palladium III」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
http://www.cadence.co.jp
|ページの先頭へ|