2006年6月28日、ケイデンスは、スペース・ベース・アルゴリズムを採用した、フルチップおよびブロック設計対応の次世代配線ツール「Cadence Precision Router」を発表した。
プレスリリース:http://www.cadence.co.jp/news/h18-06-28.html
「Cadence Precision Router」の最大の特徴は、3D、スペース・ベースのモデリング手法を採用している点で、これによりデバイスの真の形状を解析して物理的なスペースを認識することが可能。シェープ・ベースの手法よりも高精度で厳密、かつ柔軟にインターコネクト情報を取り扱い、設計プロセスの当初から最先端の製造プロセスと設計の制約をモデル化することができる。
「Cadence Precision Router」は、Virtuoso custom design platformとシームレスに動作し、最先端のミックス・シグナル、アナログ、カスタム・デジタル設計に対応。特に高性能なブロック設計やフルチップ設計に適していて、ミックス・シグナル設計の配線、インクリメンタルな電気的解析、DFM(Design for Manufacturing)及びDFY(Design for Yield)向けの最適化機能も装備している。
発表によると、IBM社は既にこの「Cadence Precision Router」を65および45ナノメーター・プロセスによるマイクロ・プロセッサの設計向けに採用し、デバイスのテープアウトに成功しているという。
※「Cadence Precision Router」に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
|ページの先頭へ|