NEWS
米Berkeley DesignのPLLノイズ解析ツールをエルピーダメモリが採用>> 高速メモリデバイスの量産に成功
2006年5月31日、アナログ／RFおよびミックスシグナル設計向けのシリコン解析ツールを手掛ける、米Berkeley Design Automation社は、同社のPLLノイズ解析ツール「PLL Noise Analyzer」がエルピーダメモリ株式会社に採用されたことを発表し
た。
Berkeley Designの発表によると、エルピーダメモリは Berkeley DesignのPrecision Circuit Analysis 技術が提供する高速かつ高精度なノイズ解析および診断機能を用いて、先端メモリ チップに含まれるPLL（Phase-Locked Loops）の高パフォーマンス、低ノイズ、低消費電力仕様を達成。高速メモリデバイスをスケジュール通りに量産することに成功したという。
Berkeley Designの最初の製品である「PLL Noise Analyzer」は、PLLやVCO等の非線形回路のノイズとジッタ特性をトランジスタレベルで解析できる、業界唯一のツールで、同社の開発した「Precision Circuit Analysis(PCA)」と呼ばれる次世代の回路解析技術によってテープアウト前の高精度なキャラクタライズを実現。設計者がシミュレーションによって確認した結果と実際のシリコン測定値との間の解析ギャップを解消することができる。
今回、「PLL Noise Analyzer」を採用した、エルピーダメモリ、製品開発担当執行役員、木下 嘉隆氏のコメントは以下の通り。
「エルピーダの先端メモリ デバイスは非常に高速なクロックで動作するため、非常にタイトなノイズ仕様を満足しなければなりません。PLL Noise Analyzerにより、設計に含まれるPLLに対して高速かつ高精度なトランジスタ レベルのジッタ解析をテープアウト前に実施することができたため、シリコン プロトタイプの数を削減し、その結果量産までの期間を短縮することができました。」
尚、現在同社の製品は全て米国本社による直販によって供給されており、日本国内における販売代理店は存在していない。
※Berkeley Design Automation社
http://www.berkeley-da.com
｜ページの先頭へ｜