ホーム > NEWS一覧 > ザイリンクス、世界初65nmプロセスのFPGA「Virtex-5 ファミリ」を発表

 

ザイリンクス、世界初65nmプロセスのFPGA「Virtex-5 ファミリ」を発表

2006年5月16日、ザイリンクスは、65nmプロセスを用いたFPGA「 Virtex-5」ファミリを発表した。

プレスリリース：http://www.xilinx.co.jp/japan/j_prs_rls/2006/silicon_vir/0657v5family_j.htm

「Virtex-5」は、FPGAでは世界初となる65nmプロセスを採用したほか、消費電力を低減する「トリプルオキサイド技術」を採用、画期的な性能と高集積度を実現する一方、前世代の90nm FPGAと比較して平均30％の高速化と65％の機能向上を達成。また、ダイナミック消費電力を35％も低減しながら、従来品と同程度のスタティック消費電力と45％のチップサイズ縮小も実現している。

「Virtex-5 ファミリ」は、特定分野向けに最適化した下記4品種で構成され、うち「Virtex-5 LX」は既にサンプル出荷が開始されている。

　・高性能ロジック向け Virtex-5 LX - 現在出荷中
　・高速シリアル インターフェイスを備えた高性能ロジック向け Virtex-5 LXT - 2006 年後半出荷予定
　・高速シリアル インターフェイスを備えた高性能 DSP 向け Virtex-5 SXT - 2006 年後半出荷予定
　・高速シリアル インターフェイスと組込みプロセッサを搭載した Virtex-5 FXT - 2007 年前半出荷予定

新たな「Virtex-5 ファミリ」の集積度は、従来世代のFPGAに比べてロジックセルで65％増となる最大330000ロジックセル、I/O数で25％増となる最大1200I/Oの高集積度を実現しており、さらに低コストな汎用フラッシュメモリをサポートするための新しいシリアル周辺インターフェイス「SPI: Serial Peripheral Interface」と、バイト幅周辺インターフェイス「BPI: Byte-wide Peripheral Interface」をサポート。その他にも、設計コスト、生産コストを低減する数々の新機能が装備されている。

また、開発環境については、シンプリシティ社、メンター・グラフィック社、などから「Virtex-5 ファミリ」対応ツールが同日リリースされたほか、専用の「Virtex-5」対応設計環境が2006年6月よりザイリンクスより提供される予定となっている。（現在、先行アクセスプログラムのユーザ向けに提供中）

※「Virtex-5 ファミリ」に関する詳細は、ザイリンクス株式会社にお問い合わせ下さい。
http://www.xilinx.co.jp

 

• ホーム
• 当サイトについて
• プレスリリース受付