2006年3月27日、米Zenasis Technologies社は、トランジスタレベルの最適化ツール「ZenTime」を拡張した新製品を発表した。
プレスリリース:http://www.zenasis.com/html/Zenasis_Zentime-GT-AT-PT_pr-final.pdf(英文)
新たにリリースされた製品は、スタンダード・セル設計向けの最適化ツール「ZenTime-GT」、「ZenTime-AT」、「ZenTime-PT」の3製品で、それぞれタイミング、面積、リーク電流の解析および最適化を行うことができる。
また、各製品共に同社の特許技術である「Hybrid optimization technology」によって、デザインをゲートレベル/物理レベル/トランジスタレベルの各レベルで最適化でき、論理合成やフィジカル合成の後工程でこれらツールを適用することで、タイミング収束や面積・消費電力の削減が可能。Verilogネットリスト、DEF、SDCファイルおよびGDS-II、.lib、LEF、Verilog/Spiceネットリストなどのライブラリ情報が入力となるという。
尚、これまで提供されてきたトランジスタレベルの最適化ツール「ZenTime」は、「ZenTime-XT」という製品名に変わり、今回の新製品を加えた計4製品が「ZenTime」シリーズとしてラインナップされ既に出荷が開始されている。
※日本国内の販売については、ZENASIS社の販売代理店株式会社キー・ブリッジにお問い合わせ下さい。
http://www.keybridge.co.jp
※ZENASIS社
http://www.zenasis.com
|ページの先頭へ|