2006年1月16日、英セロックシカは、同社の動作合成ツール「Agility Compiler」の最新リリースにおいて、SystemCによるプロトタイピングと検証をサポートしたことを発表した。
プレスリリース:http://www.celoxica.co.jp/corporate/pressreleases/show_release.asp?DocumentID=420(英文)
「Agility Compiler」は、SystemC設計向けの動作合成ツールで、今回発表されたバージョンアップによって、SystemCのトランザクション・レベル・モデル(TLM)から、ASIC向けのRTL記述とFPGA向けのゲートレベルEDIFネットリストを自動生成できるようになった。
また、Agility CompilerのGUIから直接SystemCのシミュレーションが実行可能となったほか、CDFG(Control and Dataflow Graph)ビューアによって、ソースコードを合成結果とリンクした、デザインのグラフィカル解析機能もサポートされた。
これらの機能強化により、設計者は単一の環境内でSystemCの合成と検証を行う事ができ、SystemC準拠の実装設計を標準的な作業フレームワークで行うことが可能となる。
※「Agility Compiler」の製品概要はこちら
http://www.eda-express.com/catalog/?m=s&idno=1225010&bc=11
※「Agility Compiler」に関する詳細は、日本セロックシカにお問い合わせ下さい。
http://www.celoxica.co.jp
|ページの先頭へ|