2006年1月16日、アナログ/ミックスシグナル回路の解析ツールを開発する、米Berkeley Design Automationは、ザインエレクトロニクスがBerkeleyのPLLノイズ解析ツールを採用したと発表した。
ザインエレクトロニクスは、同社の「V-by-One」テクノロジをベースにした 0.18u CMOS SerDes インターフェイス・デバイスに対する詳細なノイズ解析に「PLL Noise Analyzer」を適用。その優れた回路解析技術によって、テープアウト前に厳しいノイズ仕様を達成し、複数のシリコンスピンを免れたという。
ザインエレクトロニクス、第一ビジネスユニット、ビジネスユニット長の岡村氏は、「PLL Noise Analyzer」の解析機能によって、検証TATも劇的に短縮する事ができたと語っている。
※関連ニュース
「米P.A.Semi、65nmPLLの開発に米BerkeleyDesignのノイズ解析ツールを適用」
http://www.eda-express.com/news/?m=p&idno=255
尚、Berkeley社の販売チャネルは未だ国内には存在しないが、今月開催される「Electronic Design and Solution Fair 2006」に出展する予定。
※Berkeley Design Automation http://www.berkeley-da.com/index.htm
※ザインエレクトロニクス http://www.thine.co.jp/
|ページの先頭へ|