ホーム > NEWS一覧 > インターデザイン・テクノロジー、高速協調検証環境「FastVeri」を出荷

 

インターデザイン・テクノロジー、高速協調検証環境「FastVeri」を出荷

2005年11月7日、インターデザイン・テクノロジーは、ハードウェア/ソフトウェア協調検証フレームワーク「FastVeriバージョン1.0」の出荷開始を発表した。

プレスリリース：http://www.interdesigntech.co.jp/modules/news/article.php?storyid=42

FastVeriは、ソフトウェアのCプログラムを、ターゲットCPU上でこれを実行した場合の時間情報を追加したSystemCモデルに自動変換する「バジェット追加技術」を利用して、超高速な協調検証環境を実現することができる。

「バジェット追加技術」とは、Cプログラムを基本ブロックに分解して、ターゲットコンパイラで生成したアセンブリコードを参照しながら、SystemCの時刻関数やキャッシュの動作をエミュレートするコードを自動挿入することで、ターゲットCPU上でCプログラムを実行した場合の命令実行時間を模擬できるSystemCモデルに変換する技術。

バジェット追加によって自動生成されたSystemCモデルと、周辺ハードウェアのトランザクションレベルモデル（TLM：Transaction Level Model）を結合することによって、システム全体の検証を超高速に実行することが可能となり、具体的には、従来のISSをベースとした協調検証と比較して、100倍から1000倍の高速化を達成し、10M?100Mサイクル／秒でシステム全体の検証を行うことが可能。そのサイクル精度の誤差は概ね10%以内だという。

尚、FastVeriの「バジェット追加技術」は、株式会社半導体理工学研究センター（STARC）が開発した技術で、インターデザインは、STARCより技術ライセンスの供与を受けて製品化を行っている。

今回発表されたバージョン1.0では、ARM7、ARM9、ARM9Eの各プロセッサをサポートしており、今後、順次CPUのサポート範囲を拡大していく予定となっている。（プレスリリース要約）

※株式会社インターデザイン・テクノロジーURL：http://www.interdesigntech.co.jp/

 

• ホーム
• 当サイトについて
• プレスリリース受付