NEWS
ケイデンス、e言語、SystemC、SystemVerilogに対応する検証プラットフォームを発表
2005年11月14日、ケイデンスは、同社の検証プラットフォーム Incisive functional verification platform のハイエンド・ファミリー、「Incisive Enterprise family」を発表した。
「Incisive Enterprise family」は、複数の設計スペシャリストが関わるブロックやシステム・レベルの検証などのチップの統合作業や、SoC及びハードウェア・ソフトウェア双方からなるシステム・レベルの検証など、急激に複雑化が進む検証プロセスをターゲットとしているという。
プレスリリース：http://www.cadence.co.jp/news/print/h17-11-15.html
「Incisive Enterprise family」は、セグメント化された新製品群の一つで、e、SystemC、そしてSystemVerilogに対応したエンタープライズ・レベルの検証プロセス自動化機能(VPA) を搭載し、複雑なSoC及びシステム開発に関わる設計の予測性、生産性、及び品質面でのリスクを低減することができる。
また、VPAテクノロジに加え、システムのモデリング機能、高性能なフォーマル及びダイナミック・エンジン、検証IP、解析機能をなどが統合されており、HDL及びアサーション言語にも対応している。
Incisive Enterprise familyを構成するツール、テクノロジ、メソドロジは以下の通り。
■Incisive Specman Simulator
ブロックからシステム・レベルまでをカバーしたテストベンチ自動化製品「Specman Elite」と
「Incisive Simulator」をカーネル・レベルでダイレクトに統合した新製品
■SystemC及びeのミックス
システム・スペシャリストと検証スペシャリストを繋ぐためのトランザクション・ベースの検証ソリューション
■Enterprise Manager
全てのIncisiveエンジン、言語、及びカバレッジ・ツールを統合管理するエンタープライズ向けに
機能強化された製品
■Incisive Palladium
高速のアクセラレーション、ハードウェア・ソフトウェアのコ・ベリフィケ?ション、システム・レベル及び
シリコン完成後の検証を行うスペシャリスト向けのアクセラレータ・エミュレータ
■Incisive Enterprise plan-to-closureメソドロジ
実証済みのトランザクション・レベルのモデリング及びシステム・レベルの検証メソドロジを、
信頼性の高いIPと組み合わせ、製品化したメソドロジ
■Incisive Design Teamに含まれる全ての機能
Incisive Design Team familyで提供されるフォーマル解析及びサポートを含む
SystemVerilog関連メソドロジ全て
Micronas 社 Director of System-on-Chip Verification Oliver Bell 氏のコメント：
「ケイデンスのIncisive Enterpriseは、検証の初期の計画から収束までの検証プロセス全体に対応しています。我社の設計及び検証に携わるスペシャリストは、e&knm SystemC&knm SystemVerilog などの設計言語の最適なミックス、およびそれに対応したシステム・レベルのエミュレーションを兼ね備えた完全なソリューションを求めています。」
米国ケイデンス Executive Vice President and General Manager of the Verification Division
Moshe Gavrielov氏のコメント：
「SoC及びナノメーター規模のジオメトリの出現により、設計及び検証メソドロジがますます複雑になっていく中で、最先端のエレクトロニクス企業は、スペシャリストによるチームの編成を余儀なくされました。各々のスペシャリストは、それぞれの担当する作業において最高クラスのソリューションを求めていますが、それらは検証全体を見据えたplan-to-closureメソドロジに連携していなくてはなりません。 我々のお客様は、高度に自動化され、かつ最大の可視性、予測性、リソースの活用、生産性、そしてシステム・レベルの品質を定量的に把握する計測手法によって管理されたプロセスを必要としています。」（プレスリリース要約）
※「Incisive Enterprise family」に関する詳細は日本ケイデンスまでお問い合わせ下さい。
http://www.cadence.co.jp/
｜ページの先頭へ｜