NEWS
ストラクチャードASICの最新事情>>シンプリシティ、Structured/Platform ASIC ソリューション・セミナ
2005年11月24日、シンプリシティの主催する「第6回Structured/Platform ASICソリューション・セミナー」が品川の東京コンファレンスセンターで開催された。
開催概要：http://www.synplicity.jp/events/Structured_PlatformASIC_seminar6th.html
参加したベンダは、NECエレクトロニクス、ChipX、富士通、LSIロジックの4社（発表順）で、加賀電子が代理店を務める米国ChipX社が今回新たにイベントに加わった。
最初に発表したNECエレクトロニクスは、同社のストラクチャードASIC「ISSP」の目指す方向性として、「設計の早さとコストの安さの徹底」を強調した。
NECエレクトロニクスの清浦氏（第一システム事業部、通信システム事業部、グループマネージャー）によると、ISSPは2層のみのカスタマイズで設計できるというチップアーキテクチャにより、短TAT開発・製造を実現できるとし、例として、試作製造までセルベースICで21週、FPGAで10週かかる設計をISSPの場合7週で設計を完了と発表した。
また、「トータルコストとしては、生産数5?10万個が一番安くなると」語り、チップ単価だけではなく、工数削減による人件費のコストダウンも計算に入れると相当のコスト削減に繋がると説明した。
NECエレクトロニクスは、ISSPの新シリーズとして「手軽に使いたいというニーズに応えた」という小規模設計向けのISSP1-Compactを今月投入したばかりで、90nm製品は既に量産中。65nm製品については、「具体的な計画は無いが、早めに動いていきたい」（清浦氏）とした。また、ARMコア内蔵製品も準備中で、提携デザインハウスである日本システムウェアより、ARM内蔵ISSPを搭載した開発ボードも製品化される予定であるという。
二番目に発表した加賀電子は、ChipX社のストラクチャードASICについて一通りの概要説明を行なった。
加賀電子の伊藤氏（電子事業本部、テクニカルマーケティング部、課長）によると、ChipX社は90年代半ばよりストラクチャードASICを出荷している老舗ベンダであり、これまで1500件以上のデザイン、10Munitの製品を出荷している実績があるという。
ChipX社は、チップ単価5ドル以下のローエンド製品を主なターゲットとして、ミリタリー・航空分野を中心に、コンシューマ、コミュニケーション、データ・プロセッシングなどの分野への製品供給を進めており、マスタスライスは、0.13μm、0.18μm、0.25μm、0.35μmの計53種を用意している。
中でも主力となる0.25μmのCX5000シリーズは、ローエンドFPGAの置き換えをターゲットに単価1ドル以下を実現する製品で、最大55万ゲート、448Kのメモリを搭載する。
その他、今年リリースの0.13μmのCX6000シリーズには、PCI ExpressやUSB2.0のプラットフォームを搭載した製品もラインナップされており、PCI Express搭載製品は今月から出荷が開始されているという。
伊藤氏は、「ChipX社のストラクチャードASICは、既存のASSP製品の『サイド・チップ』として、機能拡張や性能向上といった用途でASSPの製品化を回していく事にも使うことが出来る。」と語った。
三番目に発表した富士通は、同社のストラクチャードASIC「AccelArray」の特徴として、スタンダードセルに近い基本セル構造を挙げ、IPの流用性の高さやスタンダードセルへの移行のし易さを説明。その他、高速インタフェース設計の支援サービスやEB直描方式およびEB試作サービス、内製ツールを含めた専用デザインキットなど独自のサービスや技術について触れた。
専用のデザインキットとなるAccelArrey Design Kitには、シンプリシティのフィジカル合成ツールAmplify AccelArrey Proの他に、設計ルールをチェックするRTL-Checker、フィジカル合成後にハンド・オフ要件を検査するHand-off checker、ユーザ仕様に合わせたIPマクロを提供するためのDDRコンパイラやRAMコンパイラなどが含まれているという。
また、ユーザ事例として、画像処理系の民生機器、ビデオサーバ、ストレージシステムなどのアプリケーションへの適用事例が紹介され、最後に今後の90nmプロセス製品への展開について、富士通の内藤氏（電子デバイス事業本部、先端商品事業部、開発部、部長）は次のように語った。「富士通の実績豊富な90nmプロセス技術を生かし、AccelArreyも90nm製品を展開する。最大6.6Mゲートとなる標準ラインの製品に加え、20Mbit以上のRAMを搭載した『RAM大容量ライン』の追加を検討しているところ。」
Rapid Chipは、現在主力となっている0.11μmプロセスのIntegrator2およびXtreme2に加え、今年の年末から来年にかけて90nmシリーズのIntegrator3およびXtreme3のリリース予定を紹介。90nm製品では、ワーストケースの動作周波数400Mhzを保証するという。
また、同社の今後の取り組みとして、ARM9搭載のプロトタイピングボード、PCI Express搭載ボードなど、提供するIPを事前に検証可能なボードの開発についても紹介された。
尚、イベントを主催したシンプリシティは、NECエレクトロニクス、富士通、LSI Logicの3社とそれぞれ共同開発を行い、各デバイスに特化した専用のフィジカル合成ツールを提供中。うち、NECエレクトロニクスと、富士通はツールはチップの開発費に含める形で条件付でユーザに無償提供している。 また、NECエレクトロニクスとLSI Logciは、シンプリシティの合成ツールの他に、TeraSystems社のRTL検証ツールを設計フローに採用しているという。
※シンプリシティ社のツール情報 http://www.eda-express.com/catalog/?m=comp&cn=1770
※各社ストラクチャードASICの情報 http://www.eda-express.com/ss/?m=l&idno=20030&bc=20
※製品に関する詳細な情報は各社にお問い合わせ下さい。
｜ページの先頭へ｜