NEWS
VTOCでRTLシミュレーションを高速化>>CoWare J-CING
2005年10月28日、コーウェアのユーザフォーラム「J-CING 2005」が都内のホテルで開催され、コーウェア製品のユーザを中心に多数の関係者が集まった。
「J-CING」の開催は今年で5回目を数え、コーウェア社の取り扱い製品の広がりと共に、ユーザの事例発表も毎年その幅を広げている。今回は、ConvergenSCを中心に計7社による事例発表が行われた。
その中で「ペスト・ペーパー」として最も聴講者の評価が高かったのは、株式会社リコー 塚本氏（電子デバイスカンパニー 画像LSI開発センター 設計技術室）による、「動作合成とVTOCを組み合わせたRTLシミュレーション高速化事例」であった。
「VTOC」は今年からコーウェアが取り扱いを開始した、英Tenison Design Automation社の製品で、Verilog-HDLで記述されたRTLコードから、高速検証用のC++/SystemCコードを自動生成することができる。
塚本氏によると、「動作合成ツールを用いてRTLを自動合成できても、その合成結果に対しRTLシミュレーションを行わなければならず、何とかその部分の問題を解消したかった。」という事で、これまでは、動作合成ツールの合成結果（Verilog-RTL）とテストベンチ・モジュール（SystemC記述）のピンレベルのシミュレーションは、動作合成ツールが出力するPLI用のラッパーを用いて、PLI経由でCo-Simを行っていた。
そこで、この「VTOC」を用いて、動作合成の出力した合成結果（Verilog-RTL）をクロックのイベントのみにセンシティブなSystemCコードに変換し、PLIを用いる事無くOSCIのSystemCシミュレータで検証したところ、5万ゲート規模の画像処理回路で約13倍、70万ゲート規模の画像処理回路で約45倍（RTLシミュレーションと比較して）の高速化を図る事が出来たという。
塚本氏は、いずれの結果もVTOCのデフォルト設定で得られた結果であるため、従来はPLIを用いていたという部分を考慮しても、かなりの高速化が実現できたと言えるとし、VTOCで変換した合成結果のシミュレーション時間と、合成前の動作レベルシミュレーションの時間が殆ど変わらなかった事を実測値を用いて説明した。
また、ツール自体の運用は非常に簡単で、「半日でツールは立ち上がる」とツールの運用面も評価し、今後、動作合成適用デザインでは全てVTOCを使用していく予定であると語った。
※「VTOC」に関する詳細はコーウェア株式会社までお問い合わせ下さい。
｜ページの先頭へ｜