



ニュースリリース

2013年 3月 26日

**STARC がミックスシグナル設計フローSTARCAD-AMS IP リユース設計に
Pulsic 社の Unity Analog Router を認証**

英 Pulsic Limited.(本社:英国ブリストル、CEO:Mark Williams、以下 Pulsic 社)と、半導体理工学研究センター(本社:神奈川県横浜市、社長:中屋 雅夫、以下「STARC」)は STARC が提唱する次世代 Mixed Signal 設計フローSTARCAD-AMS IP リユース設計において、Pulsic 社のカスタムアナログ LSI 向け自動配線ツール Unity Analog Router が認証されたことを発表いたします。



認定証を Pulsic 社 VP 佐藤氏(左)に授与する
STARC 研究開発第2部長 相京氏(右)

Unity Analog Router は対話型自動配線ツールとして全く新しいコンセプトで作られたアナログ IC 専用ルータです。今回、Unity Analog Router を採用する事により、STARC が目指している次世代 Mixed Signal 設計フローにおけるアナログ IP リユース設計手法を確立し従来の設計期間半減という目標をクリアしました。一般にアナログ系 IC はセンシティブな部分が多く、また、設計の大半は実績がある過去の資産を再利用するため、リユース設計期間の短縮はとても重要な課題です。今回、評価モチーフ (Switched Capacitor Filter)において、プロジェクト開始時と比較して設計期間を 59.6%削減する事を確認しました。Unity Analog Router は Pulsic 社シェイプベーステクノロジーを基にカスタム処理に柔軟に対応できるインターフェース及びフローベースの明瞭な GUIにより操作時間や操作性において大変高度な評価基準を満足することができました。また、シンメトリ、シールド、エレクトロマイグレーションといった配線制約に対しても高精度なレイアウトであることはもちろん、これらも既存レイアウトからの情報の再利用手法を達成しました。Unity Analog Router は Cadence 社の設計プラットフォーム IC6.1.5(OA)にプラグインして使用することができます。

「STARC は、2年間のプロジェクトとして 2011 年度から Analog IP Reuse Design Flow の構築を行っています。目標は、設計 TAT をプロジェクト開始時と比較して半減する事にあり、自動配線ツールは主要な機能の1つになります。今回の評価で、Pulsic 社の Unity Analog Router

は、制約ドリブン自動配線ツールとして、STARC のクライテリアを満足しました。配線制約をリユース資産とする事で、質の高いレイアウトを実現出来、且つレイアウト検証での戻りがほぼ無い為、設計 TAT を大幅に短縮する事が出来ました。」

と、STARC 研究開発第 2 部ミックスシグナル設計技術開発室長の坪井邦彦氏は語っています。

Unity Analog Router は従来の自動配線ツールのような数学的な手法ではなく、レイアウト設計者がマニュアルで行う手順を内部的に忠実に再現する手法をベースとしているため高品質な配線を実現する事ができます。また、デバイスの配置位置、配置状況から配線が遵守すべき制約や形状を自動的に抽出し配線処理を行うため、細かな配線制約をユーザーがあらかじめ設定する必要がありません。リユースの際に生じる、同じような回路は同じように配線したいという要求を満たす事が可能です。

「アナログレイアウトの世界では単にルールや制約を満たす結果を自動配線ツールが生成しても受け入れられません。Unity Analog Router は熟練したレイアウト設計者が行う手順や思考を忠実に再現します。今後も革新的なアイデアで困難と言われてきたアナログレイアウトの自動化を進めてまいります。」と、Pulsic 社 co-founder/Vice President of Business Development の佐藤文明氏は語っています。

Unity Analog Route について

Pulsic 社シェイプベーステクノロジー自動配線ツール UniRoute のテクノロジーをベースに設計現場で培われたノウハウを加え、今まで困難とされていたアナログ配線設計の自動化をユニークな手法で実現した製品です。従来の自動配線手法とは異なり、アナログ制約情報、素子の配置位置、接続情報を基に、アナログレイアウト設計者が人手で配線設計を行う際の思考や配線パターンを自動的に抽出し、その手順を出来るだけ忠実に再現することより、高品質かつ人手設計に近い配線形状を実現します。

半導体理工学研究センター(STARC)について

株式会社半導体理工学研究センター(STARC)は、半導体設計技術力の強化を目的とし、日本の主要半導体メーカーの出資で、1995年12月に設立されました。STARC は、国内大学の半導体関連研究基盤を拡大するための日本の大学と産学連携を行っており、専門的なチップ設計者育成の為にシステムオンチップ(Soc)設計セミナーなどを開催しております。また半導体の微細化に伴う設計の困難さを解決する「設計基盤技術開発」をクライアント企業と共同で実施してきました。これらの活動成果は、クライアント企業へ移転しその事業に寄与している他、技術標準として公開、あるいはパートナー企業へライセンス供与して製品化し、半導体業界で広く役立てていただいています。

詳細に関しては <http://www.starc.jp> をご覧ください。

本件お問い合わせは <https://www.starc.jp/other/contactus-j.html> をお願いいたします。

Pulsic 社について

Pulsic 社は 2000 年 1 月に設立され、本社は英国ブリストルにあります。シェイプベーステクノロジーのエキスパート集団です。カスタム IC レイアウト自動化を推進し急成長しています。製品には階層フロアプランナ、配置ツール、配線ツール、配置配線エディタなどがあり、現在数多くの大手メモリーメーカー、そしてカスタム IC レイアウト自動化分野で使用されております。現在までに世界で 40 以上の顧客で 1000 以上のテープアウト実績があります。

詳細に関しては <http://www.pulsic.com> をご覧ください。

本件に関するお問い合わせは下記にお願いいたします。

パルシクジャパンリミテッド 技術部 岩崎 功

〒104-0041 東京都中央区新富 2-14-6 ONZE1852 ビル 7 階

Tel:03-3553-3061

E-Mail: Isao.Iwasaki@pulsic.com

以上