2010年4月28日、ケイデンスは2010会計年度Q1（10年1-3月）の売上を報告した。 プレスリリース文 ケイデンスの2010年Q1（1-3月)の売上は、前年同時期比約7.7％増、直前のQ4（09年10-12月）と比較して約1％増の2億2200万ドル。収支は1200万ドルの損益という結果だが、その損益額は昨年同時期の5分の1以下に抑えた。（※GAAP基準による会計結果） ケイデンスによると市場
...（続きを読む）
2010年4月アーカイブ
2010年4月28日、ザイリンクスは2010会計年度第4四半期（10年1-3月）の売上を報告した。 プレスリリース文 ザイリンクスの2010会計年度Q4 (10年1-3月) の売上は、前年比34％増、前期（Q3）比3％増の5億2900万ドルで、前Q3に続いて四半期売上の最高記録を塗り替える好結果になった。純利益は前年同時期のほぼ倍の1億4850万ドルで、前Q3比約4割増だった。 ザイリンクスの20
...（続きを読む）
2010年4月28日、ケイデンスは、「EDA360」と呼ぶ半導体業界に対する新しいビジョンを発表した。 プレスリリース文 発表された「EDA360」は、ケイデンスの今後のビジネス戦略の青写真となるもので、キーワードの一つとして「system realization（システムの実現）」が謳われている。これは、半導体業界に対し、変化しつつあるセットメーカーからのアプリケーションの要求に応えるためには、
...（続きを読む）
2010年4月28日、ザイリンクスは、ARM Cortex-A9 MPCoreベースの新FPGAプラットフォーム「ザイリンクス エクステンシブル プロセッシング プラットフォーム」を発表した。 プレスリリース文 今回発表されたザイリンクスのARM Cortex-A9 MPCoreベースのプラットフォームは、最高800MHzで動作するデュアルコア・プロセッサと業界最高峰の性能を実現する28nmFPG
...（続きを読む）
2010年4月26日、高周波IC設計環境「Microwave Office」を手掛ける米AWRは、13期連続で売上増を達成したことを発表した。 プレスリリース文 発表によるとAWRは、2010年3月末決算の2010年度売上が過去最高を記録。13期連続で売上増を達成した。また、同社は業績の拡大に伴い従業員数も増やし韓国にも拠点を設立。電磁界解析ツール「AXIEM」が好調な他、軍事/宇宙航空、防衛産業
...（続きを読む）
2010年4月27日、アームは、2010会計年度第1四半期（2010年1-3月）の売上を報告した。 プレスリリース文 アームの2010会計年度Q1 (2010年1-3月) の売上は、前年比19％増、前Q4比2％増の1億4330万ドル。ユニット出荷数は四半期で過去最高を記録し、ロイアリティ収益の記録も伸ばした。 アームはスマートフォンを中心に前年比50％増のペースで携帯電話市場での好調が続いており、
...（続きを読む）
2010年4月27日、メンター・グラフィックスとLauterbachは、組み込みソフトウェアの開発とデバッグに関するコラボレーションを発表した。 プレスリリース文 発表された両社のコラボレーションは、メンターのエミュレーター「Veloce」を用いて行われるSoCおよび組み込みシステムのソフトウェア開発を効率化するもので、複雑なSoC開発のTAT短縮をゴールとしている。 具体的には、世界的なシェアを
...（続きを読む）
2010年4月27日、今年で20回目の開催となる米EDN誌の「INNOVATION AWARDS」の受賞者が発表された。 関連ページ 今年の「INNOVATION AWARDS」では、EDA関連で下記4つの製品が各カテゴリの優秀製品・技術として表彰された。ケイデンス、シノプシス、メンターと大手3社が揃って受賞する構図は昨年と変わらないが、開発環境関連ではFPGAベンダのAlteraが2部門で受賞し
...（続きを読む）
2010年4月27日、組み込みソフト開発向けのCASEツール「ZIPC」を手掛けるキャッツは、NTTデータMSEとの資本提携を発表した。 プレスリリース文 発表によるとNTTデータMSEは、キャッツの発行済株式の63.1％を取得。事実上、キャッツを買収し傘下の子会社とした。 NTTデータMSEは、今回の本資本提携を通じ、CASEツール「ZIPC」の展開で実績を持つキャッツとの協業体制を強化し、自社
...（続きを読む）
2010年4月26日、ケイデンスは同社のエミュレーター「Palladium」シリーズの最新版「Palladium XP」を発表した。 プレスリリース文 発表された「Palladium XP」は、従来製品「Palladium III」の後継製品で、デザイン容量はこれまでの最大2億5600万ゲートを大きく上回る最大20億ゲート。実行速度は従来品の倍に当たる最高4Mhzを実現。ユーザーの同時利用数につい
...（続きを読む）
2010年4月26日、プロトコル処理の高速化ソリューションを手掛ける米CebaTech社は、サンノゼで開催中のESC2010（Embedded Systems Conference 2010）にて、ネットワーキングおよびストレージ・システム向けのアクセラレーション・ボードを発表した。 プレスリリース文 CebaTechは、元々IPベンダとしてオーディオ・コーデックのIPなどを提供していた会社で、後
...（続きを読む）
2010年4月26日、シーケンシャル・アナリシス技術でEDA製品を展開する米Calypto Design Systems社は、日本市場におけるイノテックとの代理店契約を発表した。 プレスリリース文 発表によると今回の代理店契約により、イノテックはカリプト社の低消費電力化ツール「PowerPro」とシーケンシャル・ロジック等価性チェッカー「SLEC」製品ラインの販売と技術サポートを担う予定。 カリ
...（続きを読む）
DAC2010（6月13日よりアナハイムで開催）に今年初出展する、機能検証ソリューションのVennsa Technologies社。同社のツール「OnPoint」について日本販売窓口を務める木村氏に話を聞いた。 木村氏によるとVennsaは、カナダ・トロント大学の教授Dr. Andreas Veneris氏が2006年に設立したEDAベンチャーで、本拠地はトロント。北米および日本にも拠点を持ってい
...（続きを読む）
2010年4月21日、ケイデンスは、複雑なミックスド・シグナル・チップの機能検証技術をEDA関連の標準化団体Accelleraに提供した事を発表した。 発表によるとケイデンスは、ミックスド・シグナル・デザインの機能検証用にVerilog-AMS言語を独自に拡張。この拡張はアナログ・モデルの精度向上と容易なプラグ・アンド・プレイを実現するもので、それら技術をAccelleraに寄贈した。 ※日本ケイ
...（続きを読む）
2010年4月20日、オープンなPDKの普及に取り組むIPL（Interoperable PDK Libraries） Allianceは、同団体のメンバーにSTARCが加わったことを発表した。※STARC：株式会社半導体理工学研究センター プレスリリース文（リンク切れています） 発表によると、STARCはIPL Allianceの提供するオープンなプロセス・デザイン・キット「iPDK」を採用し、
...（続きを読む）
2010年4月20日、アルテラは、2010会計年度第1四半期（2010年1-3月）の売上を報告した。 プレスリリース文 アルテラの2010会計年度Q1 (2010年1-3月) の売上は、前年比52％増、前Q4比10％増の4億230万ドルという結果。前Q4（2009年10-12月）にて過去2年間で最高の3億6500万ドルという売上結果を残していたが、今四半期はそれも上回る好成績。純利益は前年比の3倍
...（続きを読む）
2010年4月20日、IEEEはプロパティ記述言語「PSL」のリビジョン・アップを発表した。 プレスリリース文 発表によると今回のリビジョン・アップでは、技術的な問題に対処したほか、プロパティの再利用とシミュレーション・ユーザビリティの改善に関する拡張を行った。 IEEE 1850 Working Groupのチェアマンを務めるHarry Foster氏（メンター・グラフィックス）のコメントによる
...（続きを読む）
2010年6月13日から18日の間、カリフォルニア州アナハイムで開催されるDAC2010に向けて、今年もDenali, Atrenta, SpringSoftの3社が「I Love DAC」と称した合同キャンペーンを実施。 今年は人数無制限でDACの展示エリアへの無料パス（50ドル相当）をプレゼント！ しかも申し込み先着500名には、抽選でiPadが当たるチャンスがある。 詳細はこちら→https
...（続きを読む）
2010年4月19日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、同社のLINTツール「ALINT」のバージョンアップを発表した。 プレスリリース文 発表によると今回アルデックがリリースした「ALINT 2010.02」は、SoC設計手法における再利用と検証についての手法を記した「Reuse Methodology Manual （RMM）」のルールをサポート。
...（続きを読む）
2010年4月20日、プロトタイピング・ジャパンは、同社の取り扱う台湾Terasic社製プロトタイピング・ボードの新製品「DE4」の発売を発表した。 製品紹介ページ プロトタイピング・ジャパンによると、Terasic社のASICプロトタイピングボード「DE4」は、Alteraの40nmFPGA「Stratix-4GX」を搭載。超低価格な同ボードは、Stratix-4GX230搭載モデルで30万円台
...（続きを読む）
2010年4月19日、シノプシスは、ラピッド・プロトタイピング・システムの新製品 HAPS-60ファミリーを発表した。 プレスリリース文 ラピッド・プロトタイピング・システム「HAPS」は、元はスウェーデンのHARDI Electronics社が開発した製品で、その後2007年6月にシンプリシティが買収。2008年7月にシノプシスがシンプリシティを買収した事によって、シノプシスの製品ラインナップに
...（続きを読む）
2010年4月16日、EDAの業界団体米EDA Consortiumは、組織のチェアマンにメンター・グラフィックスのCEO Walden C. Rhines氏を選出した。 プレスリリース文 Walden C. Rhines氏は、2008年4月より2年間EDA Consortiumのチェアマンを務めており、そのまま続投する形で2012年春まで引き続きチェアマンを務める事になった。 また、バイス・チェ
...（続きを読む）
2010年4月14日、メンター・グラフィックスは、設計フローの中で要求仕様を追跡・管理するツール「ReqTracer」を新製品として発表した。 プレスリリース文 メンターの新製品「ReqTracer」は、その名の通り仕様を追跡するツールで、様々なプロセスに別れ益々複雑化していく設計フローにおいて、要求仕様が満たされているかどうかを自動的にチェックする事が可能。確実な仕様チェックを実現出来るだけでな
...（続きを読む）
2010年4月12日、ケイデンスは、中国HiSilicon Technologies社との契約拡張を発表した。 プレスリリース文 発表によるとHiSiliconは、ワイヤレスおよびネットワーキング向けチップの開発用にケイデンスのツール利用を拡張。具体的には、「Cadence® Encounter® Digital Implementation System」、「Encounter Power Sy
...（続きを読む）
2010年4月15日、メンター・グラフィックスは、STマイクロエレクトロニクスのHome Entertainment and Display groupが同社のエミュレーター「Veloce」を採用した事を発表した。 プレスリリース文 発表によるとSTマイクロは、HD-STB向けの次世代SoCの開発用に「Veloce」を採用。トランザクション・ベース・シミュレーションの高速化を実現する「
...（続きを読む）
2010年4月15日、EDA関連の標準化団体Accellera と Spirit Consortium は、両団体の合併が完了した事を発表した。 プレスリリース文 両団体は昨年6月に合併を発表。今年5月までにその作業を完了させるとしていた。 団体名は「Accellera」を継承し、これまで両団体が進めてきた各種標準化活動は継続される。現在の活動としては、下記8つのsubcommittee
...（続きを読む）
2010年4月14日、メモリIPの大手ビラージロジックは、TSMCのHigh-K Metal Gate(28nm HP)プロセスに対応した、28nmSiWareメモリ・コンパイラとSiWareロジックライブラリ一式を発表した。 プレスリリース文 発表によると、既に2社がビラージロジックの28nm SiWare(TM)メモリ技術を採用。ビラージロジックは、2009年後半に初の28nmテストチップのテ
...（続きを読む）
2010年4月15日、設計初期段階でのアーキテクチャ探索を実現するESLツール「CoFluent Studio」を手掛ける仏CoFluent社は、MathWorks Connections Programへの加盟を発表した。 プレスリリース文 今回CoFluentが発表したMathWorks Connections Programへの加盟は、同社のESLツール「CoFluent Studio」上で
...（続きを読む）
2010年4月14日、「design-for-e-beam (DFEB) 技術」の普及・促進を目標としたフォーラムeBeam Initiativeは、パシフィコ横浜で開催中のPhotomask Japan 2010において、イニシアチブメンバーによる最近の技術成果を発表した。 プレスリリース文 発表によると、eBeam Initiativeのメンバー企業である米D2Sと日本電子は、共同で22nmプ
...（続きを読む）
2010年4月14日、TSMCは、20nmプロセスへの移行を発表した。 プレスリリース文 TSMCは米国カリフォルニア州サンノゼ開催された「TSMC 2010テクノロジーシンポジウム」にて、22nm製造プロセスノードをスキップし、20nm技術に直接移行することを発表。これは費用対効果を重視した決断だという。 TSMCのコメント（R&D 担当上席副社長D
...（続きを読む）
2010年4月13日、ケイデンスは、ストレージおよびネットワーキング向け半導体ソリューションを手掛ける、英LSI Corporationと同社のミックスド・シグナル設計ソリューションで複数年契約を締結した事を発表した。 プレスリリース文 発表によると今回LSIが複数年契約したのは、「Virtuoso」、「Incisive」から成るミックスド・シグナル設計向けのツール・ソリューションで、競合ソリュー
...（続きを読む）
2010年4月13日、パワー・インテグリティ・ソリューションを手掛ける、米Apache Design Solutions社は、米Aptina社が「RedHawk」と「Totem」を採用した事を発表した。 プレスリリース文 発表によるとAptinaは、自社のCMOSセンサーの設計向けに解析、最適化、サインオフの用途でApacheの「RedHawk-NX」と「Totem-MMX」を採用。巨大なアナログ
...（続きを読む）
2010年4月13日、パワー・インテグリティ・ソリューションを手掛ける、米Apache Design Solutions社は、2010年Q1（1-3月）の受注および売上が過去最高を記録したことを発表した。 プレスリリース文 同社の受注および売り上げ記録の更新は、前期2009年Q4に続くもの。旗艦製品であるSoCパワー・サインオフツール「RedHawk」は以前好調。RTLレベルのパワー解析ツール「P
...（続きを読む）
2010年4月12日、クロックツリー合成ツールを手掛ける米Azuro社は、TSMCが65nm向けIntegrated Signoff Flowにて同社の「PowerCentric」を採用した事を発表した。 プレスリリース文 発表によると、Azuroの低消費電力化向けクロック・ツリー合成ツール「PowerCentric」がTSMCのフローに載る事で、TSMC顧客はクロック・パワーを25％以上削減する
...（続きを読む）
2010年4月12日、ケイデンスは、TSMCが65nm向けIntegrated Signoff Flowにてケイデンスのツールを追加導入した事を発表した。 プレスリリース文 今回TSMCの65nmサインオフ・フローに導入されたのは、論理合成ツール「Encounter(R) RTL Compiler」、配置配線ツール「Encounter Digital Implementation (EDI) Sy
...（続きを読む）
2010年4月12日、メンター・グラフィックスは、同社の「Calibre® LFD™（Litho-Friendly Design）」ソリューションがTSMCの28nmプロセス・ノード向けに認定を受けたことを発表した。 プレスリリース文 TSMCのコメント（Senior Director of Design Infrastructure Marketing Shauh-Teh Juang氏）： 「最
...（続きを読む）
2010年4月8日、SoCインターコネクト設計ソリューションを手掛ける、仏Arterisは、NTTエレクトロニクスが同社のIPとツールを導入した事を発表した。 プレスリリース文 発表によるとNTTエレクトロニクスは、ArterisのNoC（Network-on-Chip）IPと設計ツールを利用してグラフィックSoCを設計。Arterisの国内代理店であるイノテックのサポートを受け、他のインターコ
...（続きを読む）
2010年4月12日、シーケンシャル・アナリシス技術でEDA製品を展開する米Calypto Design Systems社は、STARC（株式会社半導体理工学研究センター）が同社の消費電力最適化ツール「PowerPro® MG」を採用したことを発表した。 プレスリリース文 発表によると、STARCは同社が構築・推奨している設計フロー「STARCAD-CEL Version 4.0」にて、カリプト
...（続きを読む）
2010年4月7日、TSMCは、EDAベンダ各社と共同開発したツール非依存の複数EDAフォーマットのリリース予定を発表した。 プレスリリース文 発表によるとTSMCは、EDA各社と共同開発した独自のDRC用データ・フォーマット「iDRC」とLVS用データ・フォーマット「iLVS」を2010年Q2にリリースする予定。これらはTSMCの65/45nmプロセス向けに用意されるもので、合わせて既に利用され
...（続きを読む）
2010年4月7日、アナログ／RFおよびミックスシグナル設計向けの検証ソリューションを手掛ける、米Berkeley Design Automation社は、同社の「Analog FastSPICE™ Platform」がTSMCの28nm LP (低消費電力) テクノロジのSPICE Tool Qualification Programにより認証されたことを発表した。 プレスリリース文 TSMC担
...（続きを読む）
2010年4月6日、エレクトロニクス業界向けのハード設計管理ソリューションを提供する米ClioSoftは、SoC組み込みメモリソリューションの米MoSysが同社の設計管理ツールを全社採用した事を発表した。 ClioSoft社Webサイト 今回MoSysが採用したのは、ClioSoftの設計管理ツール「SOS Enterprise Edition」で、元々使用していた「SOS viaDFII HCM
...（続きを読む）
2010年4月6日、マグマは、TSMCが同社のサインオフ・フローにマグマの「Quartz™ DRC」と「Quartz LVS」を採用した事を発表した。 プレスリリース文 発表によると「Quartz™ DRC」と「Quartz LVS」が採用されたTSMCのサインオフ・フローは、現在65nmデザイン向けに利用されているフローで、採用にあたってはフィジカル検証ツールとしての機能・性能（特に処理速度）も
...（続きを読む）
2010年4月5日、米SIA（Semiconductor Industry Association）は、2010年2月の世界半導体売上高を発表した。 プレスリリース文 SIAの報告によると、2010年2月の世界半導体売上高は220億ドルで前年同時期の141億7000万ドルに対して56.2％増。2010年1月の売上に対しては-1.3％。 前年比大幅増の裏には前年が悪すぎたという事実があり、売上推移と
...（続きを読む）
米EDA ConsortiumのレポートしているEDA市場の売上合計額をグラフ化してみました。EDA市場の動きが良く分かります。 ※EDAC（EDA Consortium）
...（続きを読む）
2010年3月31日、シノプシスは、同社のDesignWare USB 3.0IPソリューションが、コントローラIP、PHY IP含めて、USB Implementers Forumの認証テストに合格したことを発表した。 プレスリリース文 シノプシスのUSB 3.0 IPソリューションは、USB 3.0と2.0仕様が提供する全てのデータ転送速度モードに単一のIPで対応可能。このIPを用いればUSB
...（続きを読む）
2010年4月1日、米EDA Consortiumは、2009年度第4四半期（10月-12月）の世界EDA売上報告を発表した。 プレスリリース文 EDACの発表によると、2009年Q4（10月-12月）の世界のEDA売上総額は、前年比4.2％減の12億6270万ドル。これで2008年Q1から2年間8四半期連続で売上前年割れを記録した事になるが、前Q3の売上と比較すると8.1％増となっており、市場の
...（続きを読む）
2010年3月31日、ハードウェアベースの検証ソリューションを手掛ける仏EVE社は、コニカミノルタが画像処理LSIの開発で同社のエミュレーション・システム「ZeBu」を採用した事を発表した。 プレスリリース文 コニカミノルタは、市販のエミュレーション・システムを評価した上でEVEの製品を選択。 ユーザーであるコニカミノルタのTakashi Kawabe氏のコメントによると、「ZeBu」を用いる事で
...（続きを読む）
