2006年8月29日、メンター・グラフィックス社は、中国のHaier IC社がメンターの「Eldo」シミュレータをアナログ回路設計用の標準SPICEシミュレータとして採用したことを発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060829.html Haier IC社は、2000年に設立された中国のファブレス半導体ベンダで、画像処理チップを中心と
...（続きを読む）
2006年8月アーカイブ
2006年8月28日、シノプシスは、株式会社東芝が、シノプシスのフィジカル・インプリメント・ソリューション「IC Compiler」を用いて、次世代ホーム・デジタル・ネットワークLSI「TC90515XBG」のテープアウトを実現したと発表した。 プレスリリース：http://www.synopsys.co.jp/pressrelease/2006/20060828.html 東芝の次世代LSI「T
...（続きを読む）
2006年8月29日、ケイデンスは、株式会社東芝が同社の最先端の65ナノメーター設計フローに、寄生容量抽出ツール「Cadence QRC Extraction」を採用したことを発表した。 プレスリリース：http://www.cadence.co.jp/news/h18-08-29.html 「Cadence QRC Extraction」は、次世代のプロセス・ノード向けに、センシティビティ・ベー
...（続きを読む）
2006年8月23日、FPGA向け合成ツールの大手シンプリシティは、米EE Times誌が実施した2006 Electronic Design Automationブランド調査にて、FPGA設計市場におけるツールベンダとして3年連続で顧客満足度1位に選ばれたことを発表した。 プレスリリース：http://www.synplicity.jp/corporate/pressreleases/2006/
...（続きを読む）
2006年8月23日、メンター・グラフィックスは、半導体の製造性とテスト性を向上するための複数のEDA技術をFreescale Semiconductor社へ提供することを発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060823.html 発表された契約は、Freescale社の設計フロー強化に向けてメンターが複数のEDAツールを提供するという
...（続きを読む）
2006年8月9日、ファブレスASICベンダの米MataiTech社は、ハードウェアとソフトウェアのコーディングを加速させ、設計の早期段階でバグを取り除くことができるESLツール「NAUET」を発表した。 プレスリリース：http://www.mataitech.com/nauet_initial_pr.pdf（英文） MataiTech社は、2004年に設立されたファブレスの半導体ベンチャーで、
...（続きを読む）
2006年8月16日、シノプシスは、3Dリソグラフィ・シミュレータを手掛ける独SIGMA-C Software社の買収を完了したと発表した。 プレスリリース：http://www.synopsys.com/news/announce/press2006/snps_acqsigmac_pr.html（英文） SIGMA-C社は1987年設立の会社で、チップの製造工程向けリソグラフィ・シミュレータ「S
...（続きを読む）
2006年8月16日、PCB/FPGA/組み込みソフトの統合開発環境を手掛ける、豪Altium Limited社は、同社のフラッグシップ製品「Altium Designer」の新バージョン6.4のリリースを発表した。 プレスリリース：http://www.altium.com/files/corp/media/pdfs/20060816AD6.4_Japanese_Support_PR_JP.pd
...（続きを読む）
2006年8月21日、メンター・グラフィックスは、ARM Cortex-M3プロセッサおよびMPCoreプロセッサ向けの「プロセッサ・サポート・パッケージ」の発売を発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060821.html 発売された「プロセッサ・サポート・パッケージ」は、メンターの協調検証及びシステム解析ツール「Seamless」と組
...（続きを読む）
2006年8月21日、ESLツールの大手、コーウェア社は、川崎マイクロエレクトロニクス株式会社がコーウェアの「Platform Architect」とサービスを採用したことを発表した。 プレスリリース：http://www.coware.co.jp/news/2006/2006.08.21.html 「Platform Architect」は、コーウェアのフラッグシップ製品となるSystemCベー
...（続きを読む）
2006年8月21日、各種LSI開発用IPコアを手掛ける、インベンチュア株式会社は、PCI Expressの開発を加速させる開発キット「PTFNavi」の発売開始を発表した。 プレスリリース：http://www.inventure.co.jp/news/ptfn/ インベンチュアは、今年4月に図研の子会社として設立された会社で、図研のIPビジネスを継承しPCI Expressコア「Z-core
...（続きを読む）
2006年8月22日、メンター・グラフィックスは、台湾のデジタルコンシューマ向けファブレス半導体ベンダMediaTek社が、デジタル・メディア統合チップセットの検証にメンターの「0-In Clock-Domain Crossing (CDC)」ソリューションを採用したことを発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060822.html メン
...（続きを読む）
2006年8月15日、SystemVerilogおよびSytemC対応のESL合成ツールを手掛ける、米Bluespec社は、シノプシスのパートナープログラムの一つ「in-Sync program」に参加したことを発表した。 プレスリリース：http://www.bluespec.com/news/InSync091506.htm（英文） シノプシスの「in-Sync program」は、EDAベン
...（続きを読む）
第43回DAC出展企業レポート（続報）：米ForteLink社 ForteLink社は今年DACに初出展した企業の一つで、カリフォルニア州、フレモント(Fremont)に本社を置く2003年設立の新興ベンダ。社員は中国系エンジニアの方が多い様子。 展示していたエミュレータ「Gemini」は、FPGAベースのエミュレーションシステムで同社初の製品。ハードウェア・デザインのエミュレーションの他に、ソフ
...（続きを読む）
第43回DAC出展企業レポート（続報）：米Bluespec社 Bluespec社は、動作合成ならぬ「ESL合成ツール」を手掛ける東海岸のEDAベンダ。未だ日本国内に向けた製品の提供は開始されていないが、既に日本でも注目を集める製品となっており、DACの展示ブースでは日本のエンジニアと思われる方が目に付いた。 Bluespec社は、今年5月に発表したSystemC対応製品を初展示。ブース内で製品のデ
...（続きを読む）
第43回DAC出展企業レポート（続報）：米Synopsys社 Synopsys社は、DACに合わせて新製品イールド解析ツール「PrimeYield」を発表。その他、6月にリリースしたばかりの配置配線ツール「IC Compiler」の最新バージョンや、スタティックタイミング解析ツール「PrimeTime」とRC抽出ツール「Star-RCXT」の機能拡張製品を展示。巨大なブースには人だかりができていた
...（続きを読む）
第43回DAC出展企業レポート（続報）：米GoldenGate Technology社 GoldenGate社は、今回のDACの注目分野の一つである「消費電力削減」のためのツール「PowerGold」を展示していた。 「PowerGold」は、バックエンド工程におけるフィジカル・シンセシスの一部として、サードパーティ製ツールとシームレスに連動しながら消費電力の削減を行うことができる。 その対象はリ
...（続きを読む）
2006年7月28日、日本電気株式会社、NECエレクトロニクス株式会社、松下電器産業株式会社、パナソニック モバイルコミュニケーションズ株式会社、テキサス・インスツルメンツの5社が、第3世代以降の携帯電話の通信技術の中核を担う「通信プラットフォーム」の開発・設計・技術ライセンスをグローバルに行う合弁会社の設立を発表した。 プレスリリース：http://www.nec.co.jp/press/ja/
...（続きを読む）
2006年7月31日、英ARM社と米ケイデンス・デザイン・システムズ社は、「ARM Cortex-A8プロセッサ」に対応する初の自動RTL-GDS設計・実装フローの共同開発を発表した。 プレスリリース：http://www.jp.arm.com/pressroom/06/060731.html（ARMプレスリリース） 発表された「Cortex-A8プロセッサ対応Cadence Encounter
...（続きを読む）
2006年8月1日、フラッシュベースFPGAの大手アクテルは、アクテル専用のARMソフトコア「CoreMP7」向け無料ソフトウェア・プログラム開発環境「SoftConsole」を発表した。 プレスリリース：http://www.actel.com/intl/japan/company/press/2006pr/0801_SoftConsole.htm 「CoreMP7」は、業界唯一のFPGA向けソ
...（続きを読む）
2006年8月3日、松下電器産業株式会社と株式会社ルネサス テクノロジは、2005年10月より着手している次世代の45nmシステムLSIプロセスの共同開発について、本格的な生産技術開発の段階に入った事を発表した。 プレスリリース：http://panasonic.co.jp/corp/news/official.data/data.dir/jn060803-4/jn060803-4.html（松下
...（続きを読む）
2006年7月31日、NECとNECエレクトロニクスは、スーパコンピュータ・サーバ向けLSIのような5千万トランジスタを超える超大規模、かつ数百MHzという高速で動作するLSIの設計期間を大幅に短縮する設計手法の開発を発表。その成果を先ごろサンフランシスコで開催された第43回DAC（Design Automation Conference）にて発表した。 プレスリリース：http://www.ne
...（続きを読む）
2006年8月10日、DAC開催事務局が今回の第43回DACの合計来場者数を発表した。 プレスリリース：http://www.dac.com/43rd/pressrm.html（英文） 発表によると今回のDAC来場者数は計11952名。内訳としては、カンファレンスと展示会への一般参加者が6875名、展示出展者、発表者、プレス関係者などその他の参加者が5077名となっている。 カンファレンス及び展示
...（続きを読む）
第43回DACのベストペーパー・アワードは、フロントエンド部門がフォーマル検証関連、バックエンド部門がパワーグリッド設計関連の論文がそれぞれ受賞した。 DAC発表資料：http://www.dac.com/43rd/PDFs/bpawards.pdf（英文） ■Front-End Design Award 受賞論文「SAT Sweeping with Local Observability Don
...（続きを読む）
米Novas社のブースでは、従来からのデバッグ環境「Debussy」、「Verdi」等に加えて、今年3月のDATEで発表したばかりの新製品「Siloti」を展示していた。 「Siloti」は、論理シミュレータやエミュレーション環境、プロトタイピング環境と連動させてデザインの可視化および回路デバッグを行うツールで、「SimVE」と「SilVE」2つの製品で構成されている。 「SimVE」は、内部信号
...（続きを読む）
米Verific Design Automationは、HDLのパーサーやアナライザなどEDA向けの機能IPを手掛けるEDA系IPベンダ。 同社のブースには特に人目を引く展示物は無く、資料は取り扱いIPのリストとDAC会場内における同社の顧客を示すMAPのみ。しかしながら、会社柄様々なEDAベンダの関係者が訪れていた。 話によると、ここ最近同社へのアクセスが増えてきているのがESL企業、製品として
...（続きを読む）
米Calypto Design Systems社は、今年5月に発表したシーケンシャルな等価性検証ツール「SLEC」の新バージョン2.0のデモをブース内スイートで実施していた。 この「SLEC2.0」は、従来バージョンと比較して、RTL対RTLの等価性検証で約2倍、動作合成の入力対結果の等価性検証で約100倍のキャパシティを実現している。 また「SLEC」は、既にメンターの動作合成ツール「Catap
...（続きを読む）
数少ない日本の出展企業の一つ、インターデザイン・テクノロジー株式会社は、ここのところ知名度を上げつつある高速協調検証環境「FastVeri」を展示していた。 「FastVeri」は、ターゲットCPU上でソフトウェアを実行した際の時間情報をC記述に追加し、SystemCモデルに自動変換する事でハードとソフトの高速な協調検証を実現するシステムシミュレータ。 ブースでは、ARM社の開発環境「RealVi
...（続きを読む）
米Sequence Design社は、RTLレベルの消費電力解析ツール「Power Theater」の最新版で65nm以下のプロセステクノロジにも対応可能な「PowerTheater65」を初披露していた。 「Power Theater」は、RTLレベルでシリコンを想定した最適なPowerアーキテクチャの探求が可能。ゲートレベルよりも抽象度の高いRTLレベルでタイミング解析によって、消費電力の最適
...（続きを読む）
米ZENASIS Technologies社は、今年3月に発表した新たなトランジスタレベルの最適化ツール、「ZenTime-GT」、「ZenTime-AT」、「ZenTime-PT」の3製品を展示していた。 同社の「Zentime」シリーズは、特許技術である「Hybrid optimization technology」によって、デザインをゲートレベル/物理レベル/トランジスタレベルの各レベルで最
...（続きを読む）
オランダのACE Associated Compiler Experts社は、コンパイラ開発者向けのコンパイラ自動生成システム「Cosy」の展示を行っていた。 「Cosy」は、EDAベンダの他にプロセッサメーカーや大学をはじめとする教育・研究機関など、ワールドワイドで40を超えるコンパイラ開発プロジェクトに利用されてきた実績があり、日本では大阪大学・早稲田大学でも研究用途で利用されているという。
...（続きを読む）
ドイツのOneSpin Solutions社は今回が初のDAC出展となる新興EDAベンチャー。2005年に独Siemensからのスピンアウトで設立された会社で、RTLおよびゲートレベルで静的検証を行う「360MV」と「360EC」の2製品を展示していた。 「360MV」は、トランザクションレベルのプロパティと独自記述のアサーションによってRTLを静的に機能検証するツールで、検証時間の短縮とデザイン
...（続きを読む）
米Obsidian社は、複雑なプロセッサの検証をターゲットとしたテスト自動生成ツール「RAVEN」を展示していた。 「RAVEN」は、一般的なテストベンチ生成用EDAツールとは違い、プロセッサ・アーキテクチャ向けに特化したカスタムツールで、インストラクションをランダムに自動生成する事が可能。テンプレートとなる数百のテストを記述すれば、それを元に数百万にも及ぶをテストを自動生成してくれるという。 既
...（続きを読む）
英Celoxica社は、「DK Design Suite」、「Agility Compiler」をはじめとした同社のESLソリューションを展示。DAC会期中に、「Agility Compiler」へのC++クラスライブラリの追加を発表していた。 関連プレスリリース：http://www.celoxica.co.jp/press/show_release.asp?DocumentID=464 元々「
...（続きを読む）
2006年8月8日、ケイデンスは、新しい検証IP「Universal Verification Components (UVC)」を発表した。 プレスリリース：http://www.cadence.co.jp/news/h18-08-08.html 「UVC」は、SystemVerilog、e 、SystemC、VHDLなど業界の標準設計/検証言語全てに対応する検証IPで、検証プロセスを管理し、プ
...（続きを読む）
2006年8月8日、メンター・グラフィックス社は、UMC社が、同社の次世代プロセス・テクノロジに対してレイアウト検証ツール「Calibre nmDRC」を採用したことを発表。同日、TSMC社が「Calibre nmDRC」を65nmプロセス向けツールとして認定した事を明らかにした。 プレスリリース：http://www.mentorg.co.jp/news/2006/060808_3.html（U
...（続きを読む）
イスラエルのSimPlus Verification社は、昨年は米Aldec社のブースにて製品を展示。今回が初の単独出展となる新興EDAベンダで、テストベンチの自動生成環境「SPV Testbench Studio」を展示していた。 「SPV Testbench Studio」は、C++ベースのテストベンチ自動生成環境で、ケイデンス社の「Specman Elite」のように汎用のHDLシミュレータ
...（続きを読む）
米Liga Systems社は、今回がDAC初出展となる2004年設立の新興EDAベンダ。ブースでは、同社製品「NitroSIM」を初披露していた。 「NitroSIM」は、「Hybrid Simulator」というキャッチフレーズでPRされているRTLシミュレーションのアクセラレータ。 RTLシミュレーションを高速化するアクセラレータとしては、Eve社のようにFPGAにデザインをインプリメントす
...（続きを読む）
米マグマ・デザイン・オートメーション社は、DAC会場最大級のスペースで各製品ごとのスイート対応を実施。4月に発表した次世代インプリメンテーション環境「Talus」のデモを一般顧客に初披露していた。 「Talus」は、マグマ既存のインプリメンテーション環境「Blast Fusion」を65nm/45nm向けにエンハンスした、マグマの次なるフラッグシップ製品で、フルチップ・シンセシス環境「Talus
...（続きを読む）
米CebaTechは、ニュージャージーに本拠を構えるDAC初出展の新興EDAベンダ。今回のDACでは展示ブースを構えずデモスイートのみの出展で、目立たぬ場所で密かに顧客対応を行っていた。 同社の製品「C2R Compiler」は、ソフトウェア・エンジニアを主なターゲットとしたANSI-CをベースとしたC言語からのハードウェア設計環境で、純粋なC言語からのコンパイルし、既存のCコンパイラによって検証
...（続きを読む）
2006年8月7日、メンター・グラフィックス社は、同社のソフトウエア事業部門「Accelerated Technology」が提供する組み込み開発向けRTOS「Nucleus RTOS」が、ARM社の「Cortex-M3」プロセッサをサポートした事を発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060807.html ARM社の「Cortex-M
...（続きを読む）
カナダのSpaceCodesign社は、今回がDAC初出展の新興EDAベンダ。会社設立は2005年で、CTOを務めるGuy Bois博士はカナダの大学「Ecole polytechnique de Motreal」でコンピュータ工学の教授も務めている。 ブースで展示していた同社のESLツール「SpaceStudio」は、Ecole polytechnique de Motrealにおける組み込みシ
...（続きを読む）
米VeriEZ Solutions社は、SystemVerilogのテストベンチ及びアサーションのLintチェックを行う「EZCheck」を展示していた。「EZCheck」は、SystemVerilogの他にOpenVeraにも対応しており、予め用意された6種類計300以上のルール及びユーザ定義のルールによってコード・チェックを行うことができる。備えられているルールの種類は下記の通り。・EZLin
...（続きを読む）
米Forte Design System社は、今年5月にリリースしたばかりの動作合成ツール「Cynthesizer」のバージョン3.1を展示していた。 「Cynthesizer」3.1では、SystemC2.1への対応をはじめTLM合成機能の強化や、合成結果のグラフィカル解析、フォルスパスの最適化など既存の搭載機能がエンハンスされた。 また、新たにFPGAをターゲットとした動作合成もサポートし、S
...（続きを読む）
米JEDA Technologies社は、SystemCのアサーションベース環境「NSCa」とSystemC検証用テストベンチのクラスライブラリ「NSCｖ」を展示していた。 「NSCa」は、これまでサイクルベースのSystemCアサーション検証のみの対応となっていたが、今回新たにトランザクション・レベルのアサーション検証にも対応したという。 また、現在開発を進めている次期バージョンには、Syste
...（続きを読む）
米EVE社は、6月にリリースしたばかりの検証システム「ZeBu-UF4」とRTLからの自動コンパイルを実現した、最新のフロントエンド環境を展示していた。 「ZeBu-UF4」は、Xilinx社のFPGA「Virtex-4」を4個搭載するFPGAベースの検証システムで、最大6Mゲートのデザインに対応することが可能。PCIインタフェースを備え、ソフトウェアのデバッグ、ハードとソフトの協調検証やパーティ
...（続きを読む）
米Jasper Design Automation社は、7月にリリースしたばかりの「JasperGold v4.2」を展示していた。 「JasperGold」は、PSL/SVAによるアサーション検証にも対応したフォーマル検証ツール。最新のバージョン4.2では、デバッグ機能が強化され、Novas社のデバッグ環境「Verdi」とのインタフェースも追加された。これにより、「JasperGold」での検証
...（続きを読む）
2006年8月2日、シノプシスは、オープンソースで公開している業界標準の回路ライブラリ・フォーマット「Liberty」の機能を拡張したと発表した。プレスリリース：http://www.synopsys.co.jp/pressrelease/2006/20060802.html発表された「Liberty」フォーマットの機能拡張は、65nm以降のDFM課題に対応するためのもので、プロセス・バリエーショ
...（続きを読む）
米TannerEDA社は、アナログ及びミックスドシグナル設計ツール3製品のバージョンアップを発表。各ツールの統合に関するデモを披露していた。 関連プレスリリース：http://www.tanner.com/EDA/_PDF/PR_2006/PR_07-24-06.pdf（英文） Tanner社は、回路シミュレータ「T-Spice」、回路図入力ツール「S-Edit」、レイアウトエディタ「L-Edit
...（続きを読む）
英SpiraTechは、マルチレベルのバスモデルを自動生成するESLツールセット「Cohesive」を展示していた。 昨年のDACで米ガートナー社に必見の技術と称された同社は、異なる抽象度で記述されたモデルを接続するトランザクタを自動生成する技術をベースに、様々な抽象度のモデルに接続可能なBFM（Bus Function Model）の開発環境「Cohesive」を提供している。 「Cohesiv
...（続きを読む）
日本から出展していたTOOL社は、今回のDACが4度目の出展。ブースではレイアウトビューワ「LAVIS」の最新バージョンの展示とデモを行っていた。 話によると「LAVIS」の機能強化は、ここのところ処理の高速化に注力する形で進められているとの事で、「LAVIS」の最新バージョンでは1GBのGDSデータを約15秒でロードする事が可能。その他追加の解析機能として、面積率の計算エンジンも組み込まれている
...（続きを読む）
2006年8月2日、メンター・グラフィックスは、富士通マイクロソリューションズ株式会社が、メンターの動作合成ツール「Catapult Synthesis」をワイヤレス信号処理アプリケーション向けに採用したことを発表した。 プレスリリース：http://www.mentorg.co.jp/news/2006/060802.html 発表によると富士通マイクロソリューションズは、ANSI C++ベース
...（続きを読む）
米Veritools社は、SVA（SystemVerilogAssertion）の解析機能を持つ検証ツール「VeritoolsVerifyer」を新製品としてDACで発表していた。 関連プレスリリース：http://www.veritools.com/pressreleases/article7-1.html（英文） Veritools社は、元々波形ビューア「VWave」という製品を手掛けていた会
...（続きを読む）
米Averant社は、展示ブースにて発表したばかりのフォーマル検証ツール「Solidify 4.0」のデモを行っていた。 関連プレスリリース：http://www.averant.com/news-96.html（英文） 「Solidify」は、静的に論理検証を行うフォーマル検証ツールとしては早くからユーザに受け入れられてきた老舗ツールで、日本国内でも既に100を超えるライセンス出荷実績がある。
...（続きを読む）
数少ない日本からの出展企業の一つ、NECシステムテクノロジーは、外販開始を発表したばかりのC言語設計統合環境「CWB：Cyber Work Bench」の展示を行っていた。 関連プレスリリース：http://www.necst.co.jp/press/20060721/index.htm 「CWB」は、NECの自社開発した動作合成ツール「Cyber」を核とした、C言語設計の統合環境。動作合成の他に
...（続きを読む）
米コーウェア社は、DAC3日目の7月26日に開催したプライベート・ランチミーティングにて、独自に開発した「SCML：SystemC Modeling Library 」のオープンソース化(無償公開)を発表した。 関連プレスリリース：http://www.coware.co.jp/news/2006/2006.07.26.html DAC会場に隣接する映画館の一部屋を借り切って行われた同社のランチミ
...（続きを読む）
米Sierra Design Automation社は、発表間もない次世代自動配置配線ツール「Olympus-SOC」を初披露した。 関連プレスリリース：http://www.sierra-da.com/press01.php?id=29（英文） Sierraの新製品「Olympus-SOC」は、同社の従来製品「Pinnacle」をベースに機能拡張が施されたDFM考慮の自動配置配線ツールで、これま
...（続きを読む）
